信号处理电路及信号处理方法技术

一种信号处理电路及信号处理方法。该信号处理电路包括：驱动控制电路；信号获取电路，配置为获取多个输入模拟信号；忆阻器阵列，其中，忆阻器阵列配置为对多个输入模拟信号进行K阶卷积处理，K为大于1的整数；输出电路，配置为在驱动控制电路的控制下，按第一时间间隔，依次获得忆阻器阵列执行K阶卷积处理后的K个第一模拟累加信号并对K个第一模拟累加信号进行加和处理，以得到与多个输入模拟信号对应的第一数据融合信号。该信号处理电路可直接对接收的模拟信号进行运算而不需进行模数转换，避免引入数字转换电路，通过后采样方式实现模拟信号的延迟和暂存，并且利用忆阻器阵列同时提高算力和能效。力和能效。力和能效。

【技术实现步骤摘要】
信号处理电路及信号处理方法


[0001]本公开的实施例涉及一种信号处理电路及信号处理方法。

技术介绍

[0002]随着物联网和智能传感应用的发展，对传感器数据进行快速实时分析的需求与日俱增，例如自动驾驶技术中需要对图像传感和车载雷达的信号进行及时处理以应对复杂的交通路况；同时，传感器的数目也不断增加以便提取更多信息用于提高系统性能，例如利用麦克风阵列实现语音增强，提高语音交互系统的识别精度和鲁棒性。这对于传感数据的传输和后端处理的算力都提出了更高的要求。因此，越来越多的技术开始探寻在传感器终端实现数据预处理，对接收信号进行筛选，从而减少传输的数据量并提高整体系统的反应能力。

技术实现思路

[0003]本公开至少一实施例提供一种信号处理电路，包括：驱动控制电路；信号获取电路，配置为获取多个输入模拟信号；忆阻器阵列，其中，忆阻器阵列配置为对多个输入模拟信号进行K阶卷积处理，K为大于1的整数；输出电路，配置为在驱动控制电路的控制下，按第一时间间隔，依次获得忆阻器阵列执行K阶卷积处理后的K个第一模拟累加信号并对K个第一模拟累加信号进行加和处理，以得到与多个输入模拟信号对应的第一数据融合信号。
[0004]例如，在本公开至少一实施例提供的信号处理电路中，输出电路在驱动控制电路的控制下，从第一时刻开始，按第一时间间隔依次获得K个第一模拟累加信号，输出电路还被配置为，在驱动控制电路的控制下，从第一时刻之后的i*T时刻开始，按照第一时间间隔，依次获得忆阻器阵列执行K阶卷积处理后的K个第二模拟累加信号并对K个第二模拟累加信号进行加和处理，以得到多个输入模拟信号对应的第i个第二数据融合信号，其中，i为小于等于m
‑
1的正整数，且i按时间顺序依次取值1、2、...m
‑
1，m为大于1的正整数且小于等于K，T表示第二时间间隔，且第二时间间隔与第一时间间隔的比值为N，N＝K/m且为正整数。
[0005]例如，在本公开至少一实施例提供的信号处理电路中，忆阻器阵列包括K个列信号输出端，K个列信号输出端用于对应输出K阶卷积处理的K个第一模拟累加信号，输出电路包括K个开关子电路和累加电路，K个开关子电路的输入端分别与K个列信号输出端一一电连接，K个开关子电路的输出端均与累加电路的输入端电连接，K个开关子电路被配置为，在驱动控制电路的控制下，按照第一时间间隔，依次导通对应的列信号输出端与累加电路的输入端的连接，将获得的忆阻器阵列执行卷积处理后的K个第一模拟累加信号传输至累加电路，累加电路配置为对K个第一模拟累加信号进行加和处理，以得到第一数据融合信号。
[0006]例如，在本公开至少一实施例提供的信号处理电路中，累加电路为积分电路，且驱动控制电路还被配置为在得到第一数据融合信号之后，将积分电路复位。
[0007]例如，在本公开至少一实施例提供的信号处理电路中，忆阻器阵列还包括K个列信号输出端，K个列信号输出端用于对应输出K阶卷积处理的K个第二模拟累加信号或K个第一
模拟信号，输出电路包括K个开关子电路和累加电路，每个开关子电路包括1个第一输入端和m个第一输出端，累加电路包括m个累加子电路，m个累加子电路的每个包括第二输入端和第二输出端，K个列信号输出端分别与K个列信号输出端一一对应电连接，每个开关子电路的m个第一输出端分别与m个累加子电路的m个第二输入端一一对应电连接，m个累加子电路每个配置为进行加和处理，以分别得到第一数据融合信号、第1个第二数据融合信号、第2个第二数据融合信号...、第m
‑
1个第二数据融合信号，并通过m个累加子电路的m个第二输出端分别输出第一数据融合信号、第1个第二数据融合信号、第2个第二数据融合信号...、第m
‑
1个第二数据融合信号。
[0008]例如，在本公开至少一实施例提供的信号处理电路中，每个开关子电路被配置为：在驱动控制电路的控制下，在同一时刻，使得与开关子电路电连接的列信号输出端仅与累加电路的m个第二输入端中的一个第二输入端导通，并且使得与开关子电路电连接的列信号输出端按第二时间间隔依次切换连接至不同的第二输入端。
[0009]例如，在本公开至少一实施例提供的信号处理电路中，在驱动控制电路的控制下，从第一时刻开始，K个开关子电路还被配置为，按第一时间间隔，依次将K个列信号输出端与第1个累加子电路的第二输入端导通，从而依次将K个第一模拟累加信号输出至第1个累加子电路；以及在驱动控制电路的控制下，从第一时刻之后的i*T时刻开始，按照第一时间间隔，依次将K个列信号输出端与第(i+1)个累加子电路的第二输入端导通，从而依次将K个第二模拟累加信号输出至第(i+1)个累加子电路。
[0010]例如，在本公开至少一实施例提供的信号处理电路中，开关子电路包括1选m开关电路，1选m开关电路包括m路通道，m路通道分别与m路第一输出端电连接。
[0011]例如，在本公开至少一实施例提供的信号处理电路中，累加子电路为积分电路，驱动控制电路还被配置为，在积分电路输出第一数据融合信号或第i个第二数据融合信号后，对积分电路执行复位操作。
[0012]例如，在本公开至少一实施例提供的信号处理电路中，驱动控制电路包括阵列驱动控制电路，阵列驱动控制电路与忆阻器阵列耦接，且被配置为，设置忆阻器阵列，将对应于K阶卷积处理的卷积参数矩阵的数据写入忆阻器阵列，控制忆阻器阵列操作以对多个输入模拟信号进行K阶卷积处理。
[0013]例如，在本公开至少一实施例提供的信号处理电路中，多个输入模拟信号的数量为J，忆阻器阵列包括阵列排布的J行和K列的忆阻器单元，J行分别用于接收多个输入模拟信号，K列分别对应于K个列信号输出端。
[0014]本公开至少一实施例提供一种信号处理方法，包括：获取多个输入模拟信号；利用忆阻器阵列对多个输入模拟信号进行K阶卷积处理，其中，K为大于1的整数；按第一时间间隔，依次获得忆阻器阵列执行K阶卷积处理后的K个第一模拟累加信号并对K个第一模拟累加信号进行加和处理，以得到与多个输入模拟信号对应的第一数据融合信号。
[0015]例如，在本公开至少一实施例提供的信号处理方法中，从第一时刻开始按第一时间间隔依次获得K个第一模拟累加信号，从第一时刻之后的i*T时刻开始，按照第一时间间隔，依次获得忆阻器阵列执行K阶卷积处理后的K个第二模拟累加信号并对K个第二模拟累加信号进行加和处理，以得到多个输入模拟信号对应的第i个第二数据融合信号，其中，i为小于等于m
‑
1的正整数，且i依次取值为1、2、...m
‑
1，m为大于1的正整数且小于等于K，T表示
第二时间间隔，且第二时间间隔与第一时间间隔的比值为N，N＝K/m且为正整数。
附图说明
[0016]为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0017]图1示出了一种离散宽频带波束成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号处理电路，包括：驱动控制电路；信号获取电路，配置为获取多个输入模拟信号；忆阻器阵列，其中，所述忆阻器阵列配置为对所述多个输入模拟信号进行K阶卷积处理，K为大于1的整数；输出电路，配置为在所述驱动控制电路的控制下，按第一时间间隔，依次获得所述忆阻器阵列执行所述K阶卷积处理后的K个第一模拟累加信号并对所述K个第一模拟累加信号进行加和处理，以得到与所述多个输入模拟信号对应的第一数据融合信号。2.根据权利要求1所述的信号处理电路，其中，所述输出电路在所述驱动控制电路的控制下，从第一时刻开始，按所述第一时间间隔依次获得所述K个第一模拟累加信号，所述输出电路还被配置为，在所述驱动控制电路的控制下，从所述第一时刻之后的i*T时刻开始，按照所述第一时间间隔，依次获得所述忆阻器阵列执行所述K阶卷积处理后的K个第二模拟累加信号并对所述K个第二模拟累加信号进行加和处理，以得到所述多个输入模拟信号对应的第i个第二数据融合信号，其中，i为小于等于m
‑
1的正整数，且i按时间顺序依次取值1、2、...m
‑
1，m为大于1的正整数且小于等于K，T表示第二时间间隔，且所述第二时间间隔与第一时间间隔的比值为N，N＝K/m且为正整数。3.根据权利要求1所述的信号处理电路，其中，所述忆阻器阵列包括K个列信号输出端，所述K个列信号输出端用于对应输出所述K阶卷积处理的K个第一模拟累加信号，所述输出电路包括K个开关子电路和累加电路，所述K个开关子电路的输入端分别与所述K个列信号输出端一一电连接，所述K个开关子电路的输出端均与所述累加电路的输入端电连接，所述K个开关子电路被配置为，在所述驱动控制电路的控制下，按照所述第一时间间隔，依次导通对应的列信号输出端与所述累加电路的输入端的连接，将获得的所述忆阻器阵列执行所述卷积处理后的K个第一模拟累加信号传输至所述累加电路，所述累加电路配置为对所述K个第一模拟累加信号进行加和处理，以得到所述第一数据融合信号。4.根据权利要求3所述的信号处理电路，其中，所述累加电路为积分电路，且所述驱动控制电路还被配置为在得到所述第一数据融合信号之后，将所述积分电路复位。5.根据权利要求2所述的信号处理电路，其中，所述忆阻器阵列还包括K个列信号输出端，所述K个列信号输出端用于对应输出所述K阶卷积处理的K个第二模拟累加信号或所述K个第一模拟信号，所述输出电路包括K个开关子电路和累加电路，每个开关子电路包括1个第一输入端和m个第一输出端，所述累加电路包括m个累加子电路，所述m个累加子电路的每个包括第二输入端和第二输出端，所述K个开关子电路的第一输入端分别与所述K个列信号输出端一一对应电连接，所述每个开关子电路的m个第一输出端分别与所述m个累加子电路的m个第二输入端一一对应电连接，
所述m个累加子电路每个配置为进行加和处理，以分别得到所述第一数据融合信号、第1个第二数据融合信号、第2个第二数据融合信号...、第m
‑
1个第二数据融合信号，并通过所述m个累加子电路的m个第二输出端分别输出所述第一数据融合信号、所述第1个第二数据融合信号、所述第2个第二数据融合信号...、所述第m
‑<...

【专利技术属性】
技术研发人员：吴华强，魏秋萌，唐建石，高滨，钱鹤，
申请(专利权)人：清华大学，
类型：发明
国别省市：