集成电路芯片装置及相关产品制造方法及图纸

本披露提供一种集成电路芯片装置及相关产品，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述主处理电路或多个基础处理电路中至少一个电路包括：压缩映射电路包括；所述压缩映射电路，用于执行神经网络运算中的各个数据的压缩处理；所述多个基础处理电路呈阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路连接第1行的n个基础处理电路、第m行的n个基础处理电路以及第1列的m个基础处理电路。本披露提供的技术方案具有计算量小，功耗低的优点。功耗低的优点。功耗低的优点。

【技术实现步骤摘要】
集成电路芯片装置及相关产品


[0001]本披露涉及神经网络领域，尤其涉及一种集成电路芯片装置及相关产品。

技术介绍

[0002]人工神经网络(Artificial Neural Network，即ANN)，是20世纪80年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象，建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。神经网络是一种运算模型，由大量的节点(或称神经元)之间相互联接构成。现有的神经网络的运算基于CPU(Central Processing Unit，中央处理器)或GPU(英文：Graphics Processing Unit，图形处理器)来实现神经网络的运算，此种运算的计算量大，功耗高。

技术实现思路

[0003]本披露实施例提供了一种集成电路芯片装置及相关产品，可提升计算装置的处理速度，提高效率。
[0004]第一方面，提供一种所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；
[0005]所述多个基础处理电路呈本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述多个基础处理电路呈阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路连接所述多个基础处理电路中的k个基础处理电路，所述k个基础处理电路为：第1行的n个基础处理电路、第m行的n个基础处理电路以及第1列的m个基础处理电路；所述多个基础处理电路包括：压缩映射电路，用于执行神经网络运算中的各个数据的压缩处理；所述主处理电路，用于执行神经网络运算中的各个连续的运算以及与所述k个基础处理电路传输数据；所述k个基础处理电路，用于在所述主处理电路以及多个基础处理电路之间的数据转发；所述多个基础处理电路，用于依据传输数据的运算控制确定是否启动所述压缩映射电路对所述传输数据进行压缩处理，依据压缩处理后的传输数据以并行方式执行神经网络中的运算，并将运算结果通过所述k个基础处理电路传输给所述主处理电路。2.根据权利要求1所述的集成电路芯片装置，其特征在于，所述主处理电路，用于获取待计算的数据块以及运算指令，依据该运算指令对所述待计算的数据块划分成分发数据块以及广播数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至所述k个基础处理电路，将所述广播数据块广播至所述k个基础处理电路；所述多个基础处理电路，用于依据接收到的基本数据块、广播数据块以及运算指令启动所述压缩映射电路将基本数据块和广播数据块进行压缩处理，对压缩处理后的所述基本数据块与压缩处理后的所述广播数据块执行内积运算得到运算结果，将运算结果通过所述k个基础处理电路传输给所述主处理电路；所述主处理电路，用于对所述运算结果处理得到所述待计算的数据块以及运算指令的指令结果；其中，所述分发数据块以及所述广播数据块为至少一个输入神经元或者，至少一个权值。3.根据权利要求2所述的集成电路芯片装置，其特征在于，所述压缩映射电路包括第二稀疏处理单元、第三稀疏处理单元以及连接关系处理单元；所述第二稀疏处理单元，用于接收到第三输入数据后，根据所述第三输入数据得到第一连接关系数据，并将该第一连接关系数据传输至连接关系处理单元；所述第三稀疏处理单元，用于接收到第四输入数据后，根据所述第四输入数据得到第二连接关系数据，并将该第二连接关系数据传输至所述连接关系处理单元；所述连接关系处理单元，用于根据所述第一连接关系数据和所述第二连接关系数据，以得到第三连接关系数据，并将该第三连接关系数据传输至第二数据处理单元；所述第二数据处理单元，用于在接收到所述第三输入数据，所述第四输入数据和所述第三连接关系数据后，根据所述第三连接关系数据对所述第三输入数据和所述第四输入数据进行压缩处理，以得到第四输出数据和第五输出数据；
其中，当所述第三输入数据包括至少一个输入神经元，第四输入数据包括至少一个权值时，所述第一连接关系数据为输入神经元的连接关系数据，所述第二连接关系数据为权值的连接关系数据，所述第四输出数据为处理后的输入神经元，所述第五输出数据为处理后的权值；当所述第三输入数据包括至少一个权值，所述第四输入数据包括至少一个输入神经元时，所述第一连接关系数据为权值的连接关系数据，所述第二连接关系数据为输入神经元的连接关系数据，所述第四输出数据为处理后的权值，所述第五输出数据为处理后的输入神经元。4.根据权利要求3所述的集成电路芯片装置，其特征在于，所述神经元的连接关系数据以及所述权值的连接关系数据为由0和1组成的字符串或矩阵组成，且与输出神经元无关；或者，所述输入神经元的连接关系数据和所述权值的连接关系数据均以直接索引或者步长索引的形式表示；其中，当所述输入神经元的连接关系数据以直接索引的形式表示时，该连接关系数据为由0和1组成的字符串，0表示所述输入神经元的绝对值小于或者等于第一阈值，1表示所述输入神经元的绝对值大于所述第一阈值；当所述输入神经元的连接关系数据以步长索引形式表示时，该连接关系数据为绝对值大于所述第一阈值的输入神经元与上一个绝对值大于所述第一阈值的输入神经元之间的距离值组成的字符串；当所述权值的连接关系数据以直接索引的形式表示时，该连接关系数据为由0和1组成的字符串，0表示所述权值的绝对值小于或者等于第二阈值，即该权值对应的输入神经元与输出神经元之间没有连接，1表示所述权值的绝对值大于所述第二阈值，即该权值对应的输入神经元与输出神经元之间有连接；以直接索引形式表示权值的连接关系数据有两种表示顺序：以每个输出神经元与所有输入神经元的连接状态组成一个0和1的字符串来表示所述权值的连接关系数据；或者每个输入神经元与所有输出神经元的连接状态组成一个0和1的字符串来表示所述权值的连接关系数据；当所述权值的连接关系数据以步长索引的形式表示时，该连接关系数据为与输出神经元有连接的输入神经元的与上一个与该输出神经元有连接的输入神经元之间的距离值组成的字符串。5.根据权利要求4所述的集成电路芯片装置，其特征在于，当所述第一连接关系数据和所述第二连接关系数据均以步长索引的形式表示，且表示所述第一连接关系数据和所述第二连接关系数据的字符串是按照物理地址由低到高的顺序存储时，所述连接关系处理单元具体用于：将所述第一连接关系数据的字符串中的每一个元素与存储物理地址低于该元素存...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零六N三零六三，
申请(专利权)人：中科寒武纪科技股份有限公司，
类型：发明
国别省市：