封装衬底、电子设备封装和其制造方法技术

本公开提供了一种封装衬底和其制造方法。所述封装衬底包含衬底、电子组件和导电迹线。所述电子组件安置在所述衬底中。所述电子组件包含导电线和磁性层，所述导电线包括对齐标记区段和连接区段，所述磁性层部分地覆盖所述导电线。所述磁性层包含对齐窗口和凹部，所述对齐窗口安置在所述磁性层的上表面中并且暴露所述对齐标记区段的第一上表面，所述凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面。所述导电迹线位于所述凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。的所述第二上表面。的所述第二上表面。

【技术实现步骤摘要】
封装衬底、电子设备封装和其制造方法


[0001]本公开涉及一种封装衬底和其制造方法，并且更具体地涉及一种具有嵌入式电子组件的封装衬底和其制造方法。

技术介绍

[0002]随着多功能和高性能已经成为如智能电话等消费电子和通信产品的典型要求，电子设备封装有望具有优异的电气特性、低功耗和大量I/O端口。为了实现多功能和高性能，电子设备封装配备有更多有源组件和无源组件。然而，有源组件和无源组件增加了电子设备封装的整体厚度。因此，期望开发一种具有厚度很薄、多功能、高性能和低功耗的封装衬底，以满足消费电子和通信产品的紧密性要求。

技术实现思路

[0003]本公开的一方面涉及一种封装衬底。在一些实施例中，封装衬底包含衬底、电子组件(electronic component)和第一导电迹线(first conductive trace)。所述衬底包含第一表面和与所述第一表面相对的第二表面。所述电子组件安置在所述衬底中。所述电子组件包含导电线(conductive wire)和磁性层(magnetic layer)，所述导电线包括对齐标记(ali本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装衬底，其包括：衬底，所述衬底包含第一表面和与所述第一表面相对的第二表面；电子组件，所述电子组件安置在所述衬底中，所述电子组件包括：导电线，所述导电线包括对齐标记区段和连接区段；以及磁性层，所述磁性层部分地覆盖所述导电线，所述磁性层包含邻近于所述第一表面的上表面和邻近于所述第二表面的下表面，其中所述磁性层包含第一对齐窗口和第一凹部，所述第一对齐窗口安置在所述磁性层的所述上表面中并且暴露所述对齐标记区段的第一上表面，所述第一凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面；以及第一导电迹线，所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。2.根据权利要求1所述的封装衬底，其进一步包括第一介电层，所述第一介电层安置在所述磁性层与所述第一导电迹线之间。3.根据权利要求2所述的封装衬底，其中所述第一介电层安置在所述磁性层的所述第一凹部中并且部分地围绕所述第一导电迹线。4.根据权利要求2所述的封装衬底，其中所述衬底包括限定空腔的支撑部分，并且所述电子组件安置在所述空腔中。5.根据权利要求4所述的封装衬底，其中所述第一介电层进一步安置在所述电子组件的边缘与所述衬底的所述支撑部分之间。6.根据权利要求1所述的封装衬底，其中所述电子组件包括多条导电线，并且所述磁性层的所述第一对齐窗口包括槽，所述槽连续地横贯所述多条导电线并且暴露所述多条导电线的所述对齐标记区段的所述第一上表面。7.根据权利要求6所述的封装衬底，其中所述磁性层的所述第一对齐窗口包括多个孔，所述多个孔彼此分离并且分别暴露所述多条导电线的所述对齐标记区段的所述第一上表面。8.根据权利要求1所述的封装衬底，其中所述第一对齐窗口的最小宽度比所述导电线的宽度宽。9.根据权利要求1所述的封装衬底，其中所述对齐标记区段的所述第一上表面包括基本平坦的表面、凹表面或带凹口表面。10.根据权利要求1所述的封装衬底，其中所述连接区段的所述第二上表面包括基本平坦的表面。11.根据权利要求1所述的封装衬...

【专利技术属性】
技术研发人员：许武州，李志成，陈敏尧，田兴国，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：