一种DDR权限管理方法及装置制造方法及图纸

本发明专利技术公开了一种DDR权限管理方法及装置，所述方法包括：建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系；基于所建立的对应关系，通过安全控制单元对DDR数据通路进行权限管理。本发明专利技术通过建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系，并通过安全控制单元对DDR数据通路进行权限管理，建立了通用的硬件架构，使安全控制与DDR绑定，与总线层级设计无关，软件设计简单。计简单。计简单。

【技术实现步骤摘要】
一种DDR权限管理方法及装置


[0001]本专利技术涉及计算机
，尤其涉及一种DDR权限管理方法及装置。

技术介绍

[0002]现有方案实现基于总线结构，安全控制与总线强耦合，多级级联总线结构安全控制将分布式，不能进行统一管理，软件设计复杂；同时某些高性能SoC架构下CPU与DDR最短通路连接，此情况下将无法实现对CPU的安全控制。
[0003]在设计中由于总线层级较多时，需要增加数据安全所需信息FIFO存储，成本升高；在进行安全处理器时若需要多周期，则级联后将增加处理器周期影响总线性能。

技术实现思路

[0004]本专利技术实施例提供一种DDR权限管理方法及装置，用于建立通用的硬件架构，使安全控制与DDR绑定，与总线层级设计无关，软件设计简单。
[0005]本专利技术第一实施例提供一种DDR权限管理方法，其特征在于，所述方法包括：
[0006]建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系；
[0007]基于所建立的对应关系，通过安全控制单元对DDR数据通路进行权限管理。
[0008]可选的，所述DDR与安全控制单元之间的对应关系为一一对应关系。
[0009]可选的，建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系之前，所述方法还包括：
[0010]基于任一DDR数据前端建立总线仲裁逻辑，根据所建立的总线仲裁逻辑获取总线的使用权。
[0011]可选的，在指令端口传输写命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，包括：
[0012]根据写命令的地址进行写地址处理，并根据写地址处理的结果写入第一先进先出FIFO存储器；
[0013]对写命令进行安全检测，将安全检测结果写入第二FIFO存储器；
[0014]在写命令对应的数据下发后，通过第一FIFO存储器和第二FIFO存储器中所写入的数据对写命令对应的数据进行数据加扰。
[0015]可选的，在指令端口传输写命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，还包括：
[0016]若当前写命令的安全检测结果为权限访问失败，将写命令对应的数据屏蔽并输出AXI总线的写回应通道权限访问失败标志信号。
[0017]可选的，在指令端口传输读命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，包括：
[0018]根据读命令的地址进行读地址处理，以及对读命令进行安全检测以获取读命令的权限访问是否成功的标志信号；
[0019]将读地址处理的结果、读命令的所述标志信号以及读命令对应的令牌token写入第三FIFO存储器中；
[0020]在数据读取端口回应数据时，通过令牌token查询对应的读地址处理的结果和读命令的所述标志信号进行解扰，并输出所述标志信号。
[0021]本专利技术第二实施例提供一种DDR权限管理装置，所述装置包括：
[0022]安全控制单元，用于建立与双倍速率同步动态随机存储器DDR之间的对应关系；以及，
[0023]基于所建立的对应关系，对DDR数据通路进行权限管理。
[0024]可选的，所述装置还包括：
[0025]总线仲裁单元，用于在任一DDR数据前端建立总线仲裁逻辑，根据所建立的总线仲裁逻辑获取总线的使用权。
[0026]可选的，安全控制单元包括：
[0027]第一地址处理单元，用于根据写命令的地址进行写地址处理；
[0028]第一先进先出FIFO存储器，用于根据写地址处理的结果进行数据存储；
[0029]第一安全检测单元，用于对写命令进行安全检测；
[0030]第二FIFO存储器，用于存储写命令的安全检测结果；
[0031]写数据安全处理单元，用于在写命令对应的数据下发后，通过第一FIFO存储器和第二FIFO存储器中所写入的数据对写命令对应的数据进行数据加扰。
[0032]可选的，安全控制单元还包括：
[0033]第二地址处理单元，用于根据读命令的地址进行读地址处理；
[0034]第二安全检测单元，用于对读命令进行安全检测获取读命令的权限访问是否成功标志信号；
[0035]第三FIFO存储器，用于存储读地址处理的结果、读命令的所述标志信号以及读命令对应的令牌token；
[0036]读数据安全处理单元，用于在数据读取端口回应数据时，通过令牌token查询对应的读地址处理的结果和读命令的所述标志信号进行解扰，并输出所述标志信号。
[0037]本专利技术实施例通过建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系，并通过安全控制单元对DDR数据通路进行权限管理，建立了通用的硬件架构，使安全控制与DDR绑定，与总线层级设计无关，软件设计简单。
[0038]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0039]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0040]图1为本专利技术第二实施例装置框架结构示意图；
[0041]图2为本专利技术实施例安全控制单元结构示意图。
具体实施方式
[0042]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0043]本专利技术第一实施例提出一种DDR权限管理方法，所述方法包括：
[0044]建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系；
[0045]基于所建立的对应关系，通过安全控制单元对DDR数据通路进行权限管理。
[0046]可选的，所述DDR与安全控制单元之间的对应关系为一一对应关系。
[0047]在本实施例中，通过建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系，并通过安全控制单元对DDR数据通路进行权限管理，建立了通用的硬件架构，使安全控制与DDR绑定，与总线层级设计无关，软件设计简单。
[0048]可选的，建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系之前，所述方法还包括：
[0049]基于任一DDR数据前端建立总线仲裁逻辑，根据所建立的总线仲裁逻辑获取总线的使用权。
[0050]具体的说，在本实施例中，本实施例通过在DDR控制器前增加总线仲裁逻辑，避免了在存在多个DDR的情况下产生总线使用权的冲突。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DDR权限管理方法，其特征在于，所述方法包括：建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系；基于所建立的对应关系，通过安全控制单元对DDR数据通路进行权限管理。2.如权利要求1所述的方法，其特征在于，所述DDR与安全控制单元之间的对应关系为一一对应关系。3.如权利要求1所述的方法，其特征在于，建立双倍速率同步动态随机存储器DDR与安全控制单元之间的对应关系之前，所述方法还包括：基于任一DDR数据前端建立总线仲裁逻辑，根据所建立的总线仲裁逻辑获取总线的使用权。4.如权利要求1所述的方法，其特征在于，在指令端口传输写命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，包括：根据写命令的地址进行写地址处理，并根据写地址处理的结果写入第一先进先出FIFO存储器；对写命令进行安全检测，将安全检测结果写入第二FIFO存储器；在写命令对应的数据下发后，通过第一FIFO存储器和第二FIFO存储器中所写入的数据对写命令对应的数据进行数据加扰。5.如权利要求4所述的方法，其特征在于，在指令端口传输写命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，还包括：若当前写命令的安全检测结果为权限访问失败，将写命令对应的数据屏蔽并输出AXI总线的写回应通道权限访问失败标志信号。6.如权利要求1所述的方法，其特征在于，在指令端口传输读命令的情况下，通过安全控制单元对DDR数据通路进行权限管理，包括：根据读命令的地址进行读地址处理，以及对读命令进行安全检测以获取读命令的权限访问是否成功的标志信号；将读地址处理的结果、读命令的所述标志信号以及读命令对...

【专利技术属性】
技术研发人员：余志军，匡双鸽，丁然，
申请(专利权)人：珠海全志科技股份有限公司，
类型：发明
国别省市：