一种移位寄存电路和显示面板制造技术

本发明专利技术实施例公开了一种移位寄存电路和显示面板。移位寄存电路包括：第一节点控制模块，用于响应移位输入信号的有效信号，将第一电平传输至第一节点；或者响应移位输入信号，将第二时钟信号的有效信号传输至第一节点；第二节点控制模块，用于响应第一节点的有效信号，将第二电平传输至第二节点；第三节点控制模块，用于响应第二时钟信号的有效信号；第四节点控制模块，用于响应第三节点的有效信号；节点互控模块，用于响应第二节点的电位或者响应第四节点的电位；第一输出模块，用于响应第二节点的有效信号；第二输出模块，用于响应第四节点的有效信号。与现有技术相比，本发明专利技术实施例提高了移位寄存电路的工作稳定性，提升了显示面板的可靠性。显示面板的可靠性。显示面板的可靠性。

【技术实现步骤摘要】
一种移位寄存电路和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种移位寄存电路和显示面板。

技术介绍

[0002]随着显示技术的发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。移位寄存电路的可靠运行对显示面板的稳定显示起到了至关重要的作用。然而现有的移位寄存电路中的晶体管存在工作稳定性较差的问题，影响了显示面板的品质提升。

技术实现思路

[0003]本专利技术实施例提供一种移位寄存电路和显示面板，以提高移位寄存电路的工作稳定性，提升显示面板的可靠性。
[0004]为实现上述技术目的，本专利技术实施例提供了如下技术方案：
[0005]一种移位寄存电路，其特征在于，包括：第一节点、第二节点、第三节点、第四节点、第一时钟信号端、第二时钟信号端、第一电平电压端、第二电平电压端、移位输入信号端和移位输出信号端；
[0006]其中，第一时钟信号端接入第一时钟信号，第二时钟信号端接入第二时钟信号，第一电平电压端接入第一电平，第二电平电压端接入第二电平，移位输入信号端接入移位输入信号，移位输出信号端输出移位输出信号；
[0007]移位寄存电路还包括：
[0008]第一节点控制模块，用于响应移位输入信号的有效信号，将第一电平传输至第一节点；或者响应移位输入信号，将第二时钟信号的有效信号传输至第一节点；
[0009]第二节点控制模块，用于响应第一节点的有效信号，将第二电平传输至第二节点；
[0010]第三节点控制模块，用于响应第二时钟信号的有效信号，将移位输入信号传输至第三节点；
[0011]第四节点控制模块，用于响应第三节点的有效信号，将第一时钟信号传输至第四节点；
[0012]节点互控模块，用于响应第二节点的电位，将第一电平传输至第四节点；或者响应第四节点的电位，将第一电平传输至第二节点；
[0013]第一输出模块，用于响应第二节点的有效信号，将第一电平输出，以使移位输出信号为第一电平；
[0014]第二输出模块，用于响应第四节点的有效信号，将第二电平输出，以使移位输出信号为第二电平。
[0015]可选地，第一节点控制模块包括：
[0016]第一晶体管，第一晶体管的栅极与移位输入信号端电连接，第一晶体管的第一极与第一电平电压端电连接，第一晶体管的第二极与第一节点电连接；
[0017]第二晶体管，第二晶体管的栅极与移位输入信号端电连接，第二晶体管的第一极与第一节点电连接；
[0018]第三晶体管，第三晶体管的第一极与第二晶体管的第二极电连接，第三晶体管的栅极与第三晶体管的第二极均与第二时钟信号端电连接；
[0019]其中，第二晶体管与第一晶体管的沟道类型不同，第三晶体管与第一晶体管的沟道类型相同；
[0020]优选地，第一电平为高电平，第二电平为低电平；第一晶体管和第三晶体管均为P型晶体管，第二晶体管为N型晶体管；
[0021]或者，第一电平为低电平，第二电平为高电平；第一晶体管和第三晶体管均为N型晶体管，第二晶体管为P型晶体管。
[0022]可选地，第二节点控制模块包括：
[0023]第四晶体管，第四晶体管的栅极与第一节点电连接，第四晶体管的第一极与第二节点电连接，第四晶体管的第二极与第二电平电压端电连接；
[0024]优选地，第一电平为高电平，第二电平为低电平；第四晶体管为P型晶体管；
[0025]或者，第一电平为低电平，第二电平为高电平；第四晶体管为N型晶体管。
[0026]可选地，第三节点控制模块包括：
[0027]第五晶体管，第五晶体管的栅极与第二时钟信号端电连接，第五晶体管的第一极与移位输入信号端电连接，第五晶体管的第二极与第三节点电连接；
[0028]优选地，第一电平为高电平，第二电平为低电平；第五晶体管为P型晶体管；
[0029]或者，第一电平为低电平，第二电平为高电平；第五晶体管为N型晶体管。
[0030]可选地，第四节点控制模块包括：
[0031]第六晶体管，第六晶体管的栅极与第三节点电连接，第六晶体管的第一极与第一时钟信号端电连接，第六晶体管的第二极与第四节点电连接；
[0032]优选地，第一电平为高电平，第二电平为低电平；第六晶体管为P型晶体管；
[0033]或者，第一电平为低电平，第二电平为高电平；第六晶体管为N型晶体管。
[0034]可选地，第一输出模块包括：
[0035]第七晶体管，第七晶体管的栅极与第二节点电连接，第七晶体管的第一极与第一电平电压端电连接，第七晶体管的第二极与移位输出信号端电连接；
[0036]第二输出模块包括：
[0037]第八晶体管，第八晶体管的栅极与第四节点电连接，第八晶体管的第一极与移位输出信号端电连接，第八晶体管的第二极与第二电平电压端电连接；
[0038]其中，第八晶体管与第七晶体管的沟道类型相同；
[0039]优选地，第一电平为高电平，第二电平为低电平；第七晶体管和第八晶体管均为P型晶体管；
[0040]或者，第一电平为低电平，第二电平为高电平；第七晶体管和第八晶体管均为N型晶体管。
[0041]可选地，移位寄存电路还包括：
[0042]第三输出模块，用于响应第二节点的电位，将第二电平输出，以使移位输出信号为第二电平。
[0043]可选地，第三输出模块包括：
[0044]第九晶体管，第九晶体管的栅极与第二节点电连接，第九晶体管的第一极与第二电平电压端电连接，第九晶体管的第二极与移位输出信号端电连接；
[0045]其中，第九晶体管与第七晶体管的沟道类型不同；
[0046]优选地，第一电平为高电平，第二电平为低电平；第九晶体管为N型晶体管；
[0047]或者，第一电平为低电平，第二电平为高电平；第九晶体管为P型晶体管。
[0048]可选地，节点互控模块包括：
[0049]第十晶体管，第十晶体管的栅极与第四节点电连接，第十晶体管的第一极与第一电平电压端电连接，第十晶体管的第二极与第二节点电连接；
[0050]第十一晶体管，第十一晶体管的栅极与第二节点电连接，第十一晶体管的第一极与第一电平电压端电连接，第十一晶体管的第二极与第四节点电连接；
[0051]优选地，第一电平为高电平，第二电平为低电平；第十晶体管和第十一晶体管均为P型晶体管；
[0052]或者，第一电平为低电平，第二电平为高电平；第十晶体管和第十一晶体管均为N型晶体管。
[0053]相应地，本专利技术还提供了一种显示装置，包括多个级联连接的移位寄存电路，移位寄存电路为如本专利技术任意实施例所述的移位寄存电路。
[0054]本专利技术实施例提供的移位寄存电路，输出的信号在进行高低电平切换时无延迟，改善了输出信号进行高低电位切换时，需要较长的切换时间带来的移位寄存电路工作不稳定的问题，提升了移位寄存电路的稳定性，提升了显示面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存电路，其特征在于，包括：第一节点、第二节点、第三节点、第四节点、第一时钟信号端、第二时钟信号端、第一电平电压端、第二电平电压端、移位输入信号端和移位输出信号端；其中，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，所述第一电平电压端接入第一电平，所述第二电平电压端接入第二电平，所述移位输入信号端接入移位输入信号，所述移位输出信号端输出移位输出信号；所述移位寄存电路还包括：第一节点控制模块，用于响应所述移位输入信号的有效信号，将所述第一电平传输至所述第一节点；或者响应所述移位输入信号，将所述第二时钟信号的有效信号传输至所述第一节点；第二节点控制模块，用于响应所述第一节点的有效信号，将所述第二电平传输至所述第二节点；第三节点控制模块，用于响应所述第二时钟信号的有效信号，将所述移位输入信号传输至所述第三节点；第四节点控制模块，用于响应所述第三节点的有效信号，将所述第一时钟信号传输至所述第四节点；节点互控模块，用于响应所述第二节点的电位，将所述第一电平传输至所述第四节点；或者响应所述第四节点的电位，将所述第一电平传输至所述第二节点；第一输出模块，用于响应所述第二节点的有效信号，将所述第一电平输出，以使所述移位输出信号为所述第一电平；第二输出模块，用于响应所述第四节点的有效信号，将所述第二电平输出，以使所述移位输出信号为所述第二电平。2.根据权利要求1所述的移位寄存电路，其特征在于，所述第一节点控制模块包括：第一晶体管，所述第一晶体管的栅极与所述移位输入信号端电连接，所述第一晶体管的第一极与所述第一电平电压端电连接，所述第一晶体管的第二极与所述第一节点电连接；第二晶体管，所述第二晶体管的栅极与所述移位输入信号端电连接，所述第二晶体管的第一极与所述第一节点电连接；第三晶体管，所述第三晶体管的第一极与所述第二晶体管的第二极电连接，所述第三晶体管的栅极与所述第三晶体管的第二极均与所述第二时钟信号端电连接；其中，所述第二晶体管与所述第一晶体管的沟道类型不同，所述第三晶体管与所述第一晶体管的沟道类型相同；优选地，所述第一电平为高电平，所述第二电平为低电平；所述第一晶体管和所述第三晶体管均为P型晶体管，所述第二晶体管为N型晶体管；或者，所述第一电平为低电平，所述第二电平为高电平；所述第一晶体管和所述第三晶体管均为N型晶体管，所述第二晶体管为P型晶体管。3.根据权利要求1所述的移位寄存电路，其特征在于，所述第二节点控制模块包括：第四晶体管，所述第四晶体管的栅极与所述第一节点电连接，所述第四晶体管的第一极与所述第二节点电连接，所述第四晶体管的第二极与所述第二电平电压端电连接；
优选地，所述第一电平为高电平，所述第二电平为低电平；所述第四晶体管为P型晶体管；或者，所述第一电平为低电平，所述第二电平为高电平；所述第四晶体管为N型晶体管。4.根据权利要求1所述的移位寄存电路，其特征在于，所述第三节点控制模块包括：第五晶体管，所述第五晶体管的栅极与所述第二时钟信号端电连接，所述第五晶体管的第一极与所述移位输入信号端电连...

【专利技术属性】
技术研发人员：郑士嵩，朱正勇，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：