一种四通道高速数据采集装置制造方法及图纸

本实用新型专利技术公开了一种四通道高速数据采集装置，涉及数据采集技术领域。包括FPGA芯片、电源模块、时钟分配网络和两个双通道模数转换器；双通道模数转换器的两输入端与外部信号源连接；两双通道模数转换器将接收的数据进行转换后传输至FPGA芯片；FPGA芯片分别与4片DDR3内存芯片连接；FPGA芯片通过千兆网口与上位机连接；FPGA芯片还通过触发控制模块接收外部触发信号；时钟分配网络接收外部时钟信号后向双通道模数转换器和FPGA芯片传输时钟信号；电源模块分别为FPGA芯片、DDR3内存芯片和双通道模数转换器进行供电。本实用新型专利技术通过FPGA芯片、DDR3内存芯片和双通道模数转换器配合实现四通道数据采集，并通过FPGA芯片接收的信号选择采集通道以及采样率。采集通道以及采样率。采集通道以及采样率。

【技术实现步骤摘要】
一种四通道高速数据采集装置


[0001]本技术属于数据采集
，特别是涉及一种四通道高速数据采集装置。

技术介绍

[0002]数据采集卡是测控仪器的重要组成部分，它汇集各种模拟量或数字量，通过AD转换器将模拟量转换为数字信号，或者通过采集处理器将数字量采集为数字信号，再经过数字处理芯片处理后，输出有效的数字信号。

技术实现思路

[0003]本技术的目的在于提供一种四通道高速数据采集装置，通过FPGA芯片、DDR3内存芯片和双通道模数转换器配合实现四通道数据采集，并通过FPGA芯片接收的信号选择采集通道以及采样率，具有结构简单，成本低。
[0004]为解决上述技术问题，本技术是通过以下技术方案实现的：
[0005]本技术为一种四通道高速数据采集装置，包括FPGA芯片、电源模块、时钟分配网络和两个双通道模数转换器；所述双通道模数转换器的两输入端与外部信号源连接；两所述双通道模数转换器将接收的数据进行转换后传输至FPGA芯片；所述FPGA芯片分别与4片DDR3内存芯片连接；所述FPGA芯片通过千兆网口与上位机连接；所述FPGA芯片还通过一触发控制模块接收外部触发信号；所述时钟分配网络接收外部时钟信号后向双通道模数转换器和FPGA芯片传输时钟信号；所述电源模块分别为FPGA芯片、DDR3内存芯片和双通道模数转换器进行供电。
[0006]进一步地，所述FPGA芯片型号为5AGZME1H2F35C3N；所述FPGA芯片接收触发信号后控制双通道模数转换器开始采集输入的信号，并将接收的数据传输至DDR3内存芯片进行存放。
[0007]进一步地，所述双通道模数转换器的型号为ADS54J42；所述双通道模数转换器的最大采样率为500MHz。
[0008]进一步地，所述FPGA芯片还通过USB3.0接口和光模块与上位机进行通信。
[0009]本技术具有以下有益效果：
[0010]本技术通过FPGA芯片、DDR3内存芯片和双通道模数转换器配合实现四通道数据采集，并通过FPGA芯片接收的信号选择采集通道以及采样率，具有结构简单，成本低。
[0011]当然，实施本技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0012]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1为一种四通道高速数据采集装置的系统框图；
[0014]图2为一种四通道高速数据采集装置的ADC工作流程图；
[0015]图3为一种四通道高速数据采集装置的DDR读取流程图。
具体实施方式
[0016]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0017]实施例一：
[0018]请参阅图1所示，本技术为一种四通道高速数据采集装置，包括FPGA芯片、电源模块、时钟分配网络和两个双通道模数转换器；
[0019]双通道模数转换器的两输入端与外部信号源连接；两双通道模数转换器将接收的数据进行转换后传输至FPGA芯片；
[0020]FPGA芯片分别与4片DDR3内存芯片连接；FPGA芯片通过千兆网口与上位机连接；FPGA芯片还通过一触发控制模块接收外部触发信号；FPGA芯片型号为5AGZME1H2F35C3N；FPGA芯片接收触发信号后控制双通道模数转换器开始采集输入的信号，并将接收的数据传输至DDR3内存芯片进行存放；双通道模数转换器的型号为ADS54J42；双通道模数转换器的最大采样率为500MHz；
[0021]时钟分配网络接收外部时钟信号后向双通道模数转换器和FPGA芯片传输时钟信号；FPGA芯片还通过USB3.0接口、千兆网口模块和光模块与上位机进行通信；上位机为PC机；FPGA芯片还与一有源晶振连接，有源晶振为FPGA芯片提供时钟信号；
[0022]电源模块分别为FPGA芯片、DDR3内存芯片和双通道模数转换器进行供电。
[0023]FPGA芯片的触发模式包括硬件触发与软件触发两种模式，硬件触发模式为外部触发，通过接收触发控制模块传输外部触发信号来进行控制；系统上电时默认为硬件触发模式，触发脉冲频率为10Hz；
[0024]软件触发为内部触发，通过寄存器产生10Hz的触发信号来进行控制，系统在没有检测到外部时钟时切换触发模式，便于在无外部触发时系统还能工作。
[0025]实施例二：
[0026]如图2所示，本实施例为一种四通道高速数据采集装置的ADC工作流程，包括以下步骤：
[0027]Stp1、开始后，系统上电，判断有无外部触发信号；当有外部触发信号时，系统设置为硬件触发模式，当没有外部触发信号时，系统设置为软件触发模式；
[0028]Stp2、FPGA芯片接收到触发信号后，控制双通道模数转换器开始采集信号，并对采集的信号进行转换；
[0029]Stp3、FPGA芯片将双通道模数转换器转换后的数据信号存储在DDR3内存芯片中；
[0030]Stp4、FPGA芯片将DDR3内存芯片中存储的数据打上PC机可读标签，方便上位机查询。
[0031]实施例三：
[0032]如图3所示，本实施例为一种四通道高速数据采集装置的DDR3内存芯片读取流程，包括以下步骤：
[0033]步骤一：开始，系统上电；
[0034]步骤二：判断PC机是否发送数据回流请求，若有发送数据回流请求则进入步骤三，若没有送数据回流请求则返回步骤二；
[0035]步骤三：判断所请求数据是否已被更新，若更新则进入步骤四，若无更新则返回步骤二；
[0036]步骤四：FPGA芯片根据PC机设置选择ADC通道输出；
[0037]步骤五：启动UDP上传DDR中ADC原始数据；
[0038]步骤六：置数据为已读标志，结束读取。
[0039]在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0040]以上公开的本技术优选实施例只是用于帮助阐述本技术。优选实施例并没有详尽叙述所有的细节，也不限制该技术仅为所述的具体实施方式。显然，根据本说明书的内容，可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种四通道高速数据采集装置，其特征在于，包括FPGA芯片、电源模块、时钟分配网络和两个双通道模数转换器；所述双通道模数转换器的两输入端与外部信号源连接；两所述双通道模数转换器将接收的数据进行转换后传输至FPGA芯片；所述FPGA芯片分别与4片DDR3内存芯片连接；所述FPGA芯片通过千兆网口与上位机连接；所述FPGA芯片还通过一触发控制模块接收外部触发信号；所述时钟分配网络接收外部时钟信号后向双通道模数转换器和FPGA芯片传输时钟信号；所述电源模块分别为FPGA芯片、DDR3内存芯片和双通道模数转换器进行供电。2.根...

【专利技术属性】
技术研发人员：高前英，江栾凤，
申请(专利权)人：合肥阿拉贝塔电子科技有限公司，
类型：新型
国别省市：