一种数字信号采集处理系统技术方案

本实用新型专利技术提供了一种数字采集处理系统，包括控制模块以及分别与控制模块连接多通道信号采集模块、时钟转换模块、接口模块、储存模块、晶振模块、电源模块、收发一体光模块以及光纤收发器，多通道信号采集模块包括多个变压器以及多个模数转换器，两个所述变压器的输出端连接一个所述模数转换器的输入端，模数转换器的输出端连接控制模块，时钟转换模块为时钟转换器，时钟转换器分别与控制模块以及模数转换器连接，接口模块分别为多通道信号采集模块、时钟转换模块以及控制模块提供接口；本实用新型专利技术可以同步采集多路中频信号，并对多路中频信号数字化预处理，支持自定义逻辑开发，接口简单、实用性强。实用性强。实用性强。

【技术实现步骤摘要】
一种数字信号采集处理系统


[0001]本技术涉及射频信号采集
，具体而言，涉及一种数字信号采集处理系统。

技术介绍

[0002]多通道的同步采集处理卡系统主要应用于阵列信号处理、多通道无线电监测测向系统、通信雷达测试仪器等需要多路数据同步采集处理的场合，这些应用中要求采集处理板具有高速高精度的数据采集能力，能够同步采集多路输入信号，并进行高速数据处理和高速数据传输。
[0003]现有的采集板卡由1～2片ADC和FPGA芯片构建的，存在采样率低、采集精度不高的情况，且现有同步采集板卡，结构复杂，接口繁多，不方便使用。

技术实现思路

[0004]本技术的目的在于提供一种数字信号采集处理系统，其增设多个模数转换器，实现多通道同步采集，能够同步采集多路中频信号，并对多路中频信号数字化预处理，支持自定义逻辑开发，接口简单。
[0005]本技术的实施例通过以下技术方案实现：
[0006]一种数字信号采集处理系统，包括多通道信号采集模块、时钟转换模块、接口模块以及控制模块，所述控制模块分别与所述时钟转换模块、多通道信号采集模块以及接口模块连接，所述多通道信号采集模块包括多个变压器以及多个模数转换器，两个所述变压器的输出端连接一个所述模数转换器的输入端，所述模数转换器的输出端连接所述控制模块，所述时钟转换模块包括时钟转换器，所述时钟转换器分别与所述控制模块以及模数转换器连接。
[0007]优选地，所述接口模块包括多个中频输入接口、第一脉冲输入接口、第二脉冲输入正极接口、第二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口，多个所述中频输入接口与多个所述变压器一一对应连接，所述第一脉冲输入接口、第二脉冲输入正极接口、第二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口分别与所述时钟转换器连接。
[0008]优选地，所述控制模块包括FPGA芯片、第一电平转换电路以及MCU微处理器，所述时钟转换器、模数转换器分别与所述FPGA芯片连接，所述FPGA通过所述第一电平转换电路连接所述MCU微处理器，所述MCU微处理器还连接有第一下载口。
[0009]优选地，所述数字信号采集处理系统还包括收发一体光模块，所述收发一体光模块的一端与所述FPGA芯片连接，所述收发一体光模块的另一端还连接有光口。
[0010]优选地，所述数字信号采集处理系统还包括光纤收发器，所述光纤收发器的一端连接所述FPGA芯片，所述光纤收发器的另一端连接LAN接口。
[0011]优选地，所述数字信号采集处理系统还包括储存模块，所述储存模块与所述FPGA
芯片连接，所述储存模块包括NOR FLASH储存器以及多个DDR3储存器。
[0012]优选地，所述数字信号采集处理系统还包括晶振模块，所述晶振模块包括第一晶振单元以及第二晶振单元，所述第一晶振单元包括第一晶振以及扇出缓冲器，所述第一晶振与所述扇出缓冲器的输入端连接，所述扇出缓冲器的输出端连接所述FPGA芯片，所述第二晶振单元包括第二晶振、第三晶振以及第四晶振。
[0013]优选地，所述数字信号采集处理系统还包括电源模块，所述电源模块与所述MCU微处理器连接，所述电源模块的另一端还连接有电源接口。
[0014]优选地，所述数字信号采集处理系统还包括第二电平转换电路，所述第二电平转换电路的一端连接所述FPGA芯片，所述第二电平转换电路的另一端连接有第二下载口。
[0015]优选地，所述FPGA芯片还连接有CTR通信接口。
[0016]本技术实施例的技术方案至少具有如下优点和有益效果：
[0017]本技术的多通道信号采集模块能够采集多个中频信号，并对中频信号进行数字化预处理，采用FPGA芯片，设置有第一下载口以及第二下载口，能够支持用户自定义逻辑开发；
[0018]本技术设计合理、结构简单，实用性强。
附图说明
[0019]图1为本技术实施例1提供的数字信号采集处理系统的结构示意图；
[0020]图2为本技术实施例2提供的多通道信号采集模块的结构示意图。
具体实施方式
[0021]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
[0022]实施例1
[0023]如图1
‑
2所示，一种数字信号采集处理系统，包括多通道信号采集模块、时钟转换模块、接口模块以及控制模块，所述控制模块分别与所述时钟转换模块、多通道信号采集模块以及接口模块连接，所述多通道信号采集模块包括多个变压器以及多个模数转换器，两个所述变压器的输出端连接一个所述模数转换器的输入端，所述模数转换器的输出端连接所述控制模块，所述时钟转换模块包括时钟转换器，所述时钟转换器分别与所述控制模块以及模数转换器连接。多通道信号采集模块用于采集多个中频信号，并对中频信号进行数字化处理，接口模块用于为多通道信号采集模块、时钟转换模块以及控制模块提供接口，控制模块用于控制调试多通道信号采集模块以及时钟控制模块，时钟转换模块用于接收脉冲输入信号，并向控制模块以及模数转换器输出时钟参考信号。具体的，在本实施例中，设有16个变压器与8个模数转换器。
[0024]所述接口模块包括多个中频输入接口、第一脉冲输入接口、第二脉冲输入正极接口、第二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口，多个所述中频输入接口与多个所述变压器一一对应连接，所述第一脉冲输入接口、第二脉冲输入正极接口、第
二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口分别与所述时钟转换器连接。多路中频信号分别通过多个中频输入接口向多通道信号采集模块输入，相应的，在本实施例中，设有16个中频输入接口，第一脉冲输入接口用于向控制模块输入第一脉冲信号，时钟输入正极接口以及时钟输入负极接口用于向时钟转换器输入时钟信号，第二脉冲输入正极接口以及第二脉冲输入负极接口用于向时钟转换器输入与时钟信号同步的第二脉冲信号，时钟转换器用于向控制模块输入时钟参考信号以及分别向多个数模转换器输入同步的脉冲信号以及时钟参考信号。
[0025]所述控制模块包括FPGA芯片、第一电平转换电路以及MCU微处理器，所述时钟转换器、模数转换器分别与所述FPGA芯片连接，所述FPGA通过所述第一电平转换电路连接所述MCU微处理器，所述MCU微处理器还连接有第一下载口。第一电平转换电路用以使FPGA芯片与MCU微处理器的电平保持一致，第一下载口为单片机程序下载口。
[0026]所述数字信号采集处理系统还包括收发一体光模块，所述收发一体光模块的一端与所述FPGA芯片连接，所述收发一体光模块的另一端还连接有光口。收发一体光模块用于光纤传输，加快传输速度。...

【技术保护点】

【技术特征摘要】
1.一种数字信号采集处理系统，其特征在于，包括多通道信号采集模块、时钟转换模块、接口模块以及控制模块，所述控制模块分别与所述时钟转换模块、多通道信号采集模块以及接口模块连接，所述多通道信号采集模块包括多个变压器以及多个模数转换器，两个所述变压器的输出端连接一个所述模数转换器的输入端，所述模数转换器的输出端连接所述控制模块，所述时钟转换模块包括时钟转换器，所述时钟转换器分别与所述控制模块以及模数转换器连接。2.根据权利要求1所述的一种数字信号采集处理系统，其特征在于，所述接口模块包括多个中频输入接口、第一脉冲输入接口、第二脉冲输入正极接口、第二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口，多个所述中频输入接口与多个所述变压器一一对应连接，所述第一脉冲输入接口、第二脉冲输入正极接口、第二脉冲输入负极接口、时钟输入正极接口以及时钟输入负极接口分别与所述时钟转换器连接。3.根据权利要求1所述的一种数字信号采集处理系统，其特征在于，所述控制模块包括FPGA芯片、第一电平转换电路以及MCU微处理器，所述时钟转换器、模数转换器分别与所述FPGA芯片连接，所述FPGA通过所述第一电平转换电路连接所述MCU微处理器，所述MCU微处理器还连接有第一下载口。4.根据权利要求3所述的一种数字信号采集处理系统，其特征在于，还包括收发一体光模块，所述收发一体光模块...

【专利技术属性】
技术研发人员：李昌杨，胡罗林，张华彬，姜伟，易家福，刘大燕，刘颖波，
申请(专利权)人：成都菲斯洛克电子技术有限公司，
类型：新型
国别省市：