多层堆叠封装组件及多层组件的封装方法技术

本发明专利技术公开了一种多层堆叠封装组件及多层组件的封装方法，多层堆叠封装组件包括至少两层电路板，相邻两层电路板之间设有转接板，其特征在于，所述转接板与所述电路板接触的上接触面和/或下接触面上设有屏蔽件；所述屏蔽件包围对应接触面上的所有电元件，且所述屏蔽件的高度不小于所述所有电元件的高度。本申请通过在多层组件的转接件上设置屏蔽件，结合EMI Coating工艺，在确保整个封装组件的体积小的同时，避免了因为基板堆叠带来的空隙造成的EMI保护不良。的EMI保护不良。的EMI保护不良。

【技术实现步骤摘要】
多层堆叠封装组件及多层组件的封装方法


[0001]本专利技术属于封装
，特别涉及一种多层堆叠封装组件及多层组件的封装方法。

技术介绍

[0002]传统的单层SIP/Module(系统级封装或模块级封装)封装过程中，通常采用外部EMI Coating(电磁干扰涂层工艺)或者Metal CAN(金属盖工艺)的形式达到屏蔽电磁干扰的目的。
[0003]但是，对于多层堆叠结构的SIP/Module，基本方法还是采用的EMI Coating或Metal CAN，其存在以下问题：
[0004]对于EMI Coating：由于涂层材料的导电特性，为防止电性不良，在不同基板结合处的区域是无法使用的，导致基板结合处的区域不能被有效屏蔽。
[0005]对于Metal CAN：由于其采用的是整个覆盖的方式，随着堆叠结构的增多，整个封装组件的尺寸会因为屏蔽盖的原因而变的更大。

技术实现思路

[0006]本专利技术要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种多层堆叠封装组件及多层组件的封装方法。
[0007]本专利技术是通过下述技术方案来解决上述技术问题：
[0008]一种多层堆叠封装组件，其包括至少两层电路板，相邻两层电路板之间设有转接板，所述转接板与所述电路板接触的上接触面和/或下接触面上设有屏蔽件；
[0009]所述屏蔽件包围对应接触面上的所有电元件，且所述屏蔽件的高度不小于所述所有电元件的高度。
[0010]较佳地，所述封装组件的外表面包括基于EMI Coating生成的屏蔽涂层；
[0011]所述屏蔽涂层与所述屏蔽件构成所述多层堆叠封装组件的屏蔽组件。
[0012]较佳地，所述屏蔽件与所述转接板的连接方式包括粘贴或焊接；
[0013]或，若所述屏蔽件的高度小于预设值，则通过电镀的方式在所述转接板上生成所述屏蔽件。
[0014]较佳地，所述屏蔽件的材质包括导电金属。
[0015]较佳地，所述屏蔽件的材质包括铜。
[0016]较佳地，所述屏蔽件的形状包括中空的圆形、正方形、长方形中的任意一种。
[0017]一种多层组件的封装方法，多层组件包括至少两层电路板，所述方法包括：
[0018]在转接板的上接触面和/或下接触面上设置屏蔽件，所述屏蔽件包围对应接触面上的所有电元件，且所述屏蔽件的高度不小于所述所有电元件的高度；
[0019]在任意两层电路板之间分别设置所述转接板；
[0020]基于EMI Coating在所述多层组件和所述转接板的外表面生成屏蔽涂层。
[0021]较佳地，所述在转接板的上接触面和/或下接触面上设置屏蔽件的步骤之前，所述封装方法还包括：
[0022]获取所述对应接触面上的电元件的最大高度；
[0023]生成高度不小于所述最大高度的屏蔽件。
[0024]较佳地，所述在转接板的上接触面和/或下接触面上设置所述屏蔽件的步骤具体包括：
[0025]将所述屏蔽件粘贴或焊接在所述对应接触面上。
[0026]较佳地，所述在转接板的上接触面和/或下接触面上设置屏蔽件的步骤具体包括：
[0027]获取所述对应接触面上的电元件的最大高度；
[0028]若所述最大高度小于预设值，则通过电镀的方式在所述转接板上生成所述屏蔽件。
[0029]本专利技术的积极进步效果在于：通过在多层组件的转接件上设置屏蔽件，结合EMI Coating工艺，在确保整个封装组件的体积小的同时，避免了因为基板堆叠带来的空隙造成的EMI保护不良。
附图说明
[0030]图1为本专利技术实施例1的多层堆叠封装组件的侧视剖面示意图。
[0031]图2为本专利技术实施例1的多层堆叠封装组件中屏蔽件的俯视示意图。
[0032]图3为本专利技术实施例2的多层组件的封装方法的流程图。
具体实施方式
[0033]下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。
[0034]实施例1
[0035]一种多层堆叠封装组件，其包括至少两层电路板1，相邻两层电路板1之间设有转接板2，如图1所示，所述转接板2与所述电路板1接触的上接触面和/或下接触面上设有屏蔽件3；
[0036]需要说明的是，实际应用中，根据实际需要在需要的接触面上设置屏蔽件3。
[0037]所述屏蔽件3包围对应接触面上的所有电元件4，且所述屏蔽件3的高度不小于所述所有电元件4的高度。优选的，为了整个封装组件的尺寸更加紧凑，屏蔽件3的高度与所述电元件4的最大高度相同。其中，电元件4可以是基本的电路结构比如铜垫、焊点或焊球7等。
[0038]另外，参见图1，每层电路板1上均设有电子元件5。所述封装组件的外表面包括基于EMI Coating生成的屏蔽涂层6；
[0039]所述屏蔽涂层6与所述屏蔽件3构成所述多层堆叠封装组件的屏蔽组件。
[0040]需要说明的是，屏蔽件3包围对应接触面上的所有电元件4，转接板2安装在相邻两层电路板1之间后，再基于EMI Coating对封装组件的外表面生成屏蔽涂层6，屏蔽涂层6刚好包裹整个多层组件，且屏蔽涂层6刚好与基板堆叠的间隙设置的屏蔽件3物理连接上，进而构成了一个完整的屏蔽层。
[0041]其中，所述屏蔽件3与所述转接板2的连接方式包括粘贴或焊接；
[0042]需要说明的是，这种情况主要是考虑到因为存在基板间焊接缝隙较大的情况，例如BGA焊接，所以有的场合需要准备有一定厚度的屏蔽件3，使得其能够与焊球7高度匹配。
[0043]或，若所述屏蔽件3的高度小于预设值，则通过电镀的方式在所述转接板2上生成所述屏蔽件3。
[0044]需要说明的是，这种情况主要是考虑到，若对应接触面上的电元件4的高度较低，在制作转接板2时，可以直接在其表面电镀生成屏蔽件3，更加便利。
[0045]本实施例中，所述屏蔽件3的材质包括导电金属，优选的，所述屏蔽件3的材质为铜。
[0046]本实施例中，所述屏蔽件3的形状包括中空的圆形、正方形、长方形中的任意一种。
[0047]需要说明的是，屏蔽件3的形状主要是根据电路板1的形状以及电路板1和转接板2上的电元件4的分布决定，通用的，考虑到电路板1大部分为长方形，因此，屏蔽件3也才用长方形，参见图2，示出了屏蔽件的俯视示意图。
[0048]本实施例中，通过在多层组件的转接件上设置屏蔽件，结合EMI Coating工艺，在确保整个封装组件的体积小的同时，避免了因为基板堆叠带来的空隙造成的EMI保护不良。
[0049]实施例2
[0050]一种多层组件的封装方法，多层组件包括至少两层电路板，如图3所示，所述方法包括：
[0051]步骤11、在转接板的上接触面和/或下接触面上设置屏蔽件，屏蔽件包围对应接触面上的所有电元件，且屏蔽件的高度不小于所有电元件的高度；其中，电元件可以是基本的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层堆叠封装组件，其包括至少两层电路板，相邻两层电路板之间设有转接板，其特征在于，所述转接板与所述电路板接触的上接触面和/或下接触面上设有屏蔽件；所述屏蔽件包围对应接触面上的所有电元件，且所述屏蔽件的高度不小于所述所有电元件的高度。2.如权利要求1所述的多层堆叠封装组件，其特征在于，所述封装组件的外表面包括基于EMI Coating生成的屏蔽涂层；所述屏蔽涂层与所述屏蔽件构成所述多层堆叠封装组件的屏蔽组件。3.如权利要求1所述的多层堆叠封装组件，其特征在于，所述屏蔽件与所述转接板的连接方式包括粘贴或焊接；或，若所述屏蔽件的高度小于预设值，则通过电镀的方式在所述转接板上生成所述屏蔽件。4.如权利要求1所述的多层堆叠封装组件，其特征在于，所述屏蔽件的材质包括导电金属。5.如权利要求3所述的多层堆叠封装组件，其特征在于，所述屏蔽件的材质包括铜。6.如权利要求1所述的多层堆叠封装组件，其特征在于，所述屏蔽件的形状包括中空的圆形、正方形、长方形中的任意一种。7.一种多层组件的封装方法，多层组件包括...

【专利技术属性】
技术研发人员：姚力，付发田，马海燕，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：