集成电路系统、制造集成电路的方法及存储介质技术方案

本公开提供一种集成电路系统、制造集成电路的方法及存储介质。集成电路系统包括：多个逻辑器件板片，其形成在逻辑器件晶圆上并经由至少一个第一切割线分开，各个逻辑器件板片包括功能单元，该功能单元包括被配置为执行相应功能的电路；至少一个全局互连件，其被配置为以通信的方式连接多个逻辑器件板片；多个存储器板片，其形成在与逻辑器件晶圆连接的存储器晶圆上，多个存储器板片经由与至少一个第一切割线基本对准的至少一个第二切割线分开，其中，沿着至少一个第一切割线和至少一个第二切割线切分逻辑器件晶圆和存储器晶圆，以获得多个集成电路，各个集成电路包括与至少一个存储器板片连接的至少一个逻辑器件板片。器板片连接的至少一个逻辑器件板片。器板片连接的至少一个逻辑器件板片。

【技术实现步骤摘要】
集成电路系统、制造集成电路的方法及存储介质


[0001]本公开涉及一种集成电路(IC)系统、一种制造一个或更多个集成电路的方法及一种计算机可读存储介质。

技术介绍

[0002]诸如人工智能(AI)处理器、神经网络加速器或高清(HD)视频流传输的各种
的最新进展要求电子系统在数据传输和处理方面具有高计算能力和低延迟。集成电路(IC)架构设计和半导体制造工艺方面已经取得了进展。然而，逻辑单元与存储单元(例如，“存储墙”)之间的性能失配仍然对电路设计提出了挑战，包括低效的数据路由和增加的功耗。此外，常规半导体架构设计和制造工艺方面仍然存在问题，诸如高昂的非重复性工程(NRE)成本、长的生产周期以及高的上市时间压力。

技术实现思路

[0003]本公开的实施方式提供了一种系统，所述系统包括：多个逻辑器件板片(tile)，所述多个逻辑器件板片形成在逻辑器件晶圆上并经由至少一个第一切割线分开，所述多个逻辑器件板片中的各个逻辑器件板片包括功能单元，所述功能单元包括被配置为执行相应功能的电路；至少一个全局互连件，所述至少一个全局互连件被配置为以通信的方式连接所述多个逻辑器件板片；多个存储器板片，所述多个存储器板片形成在与所述逻辑器件晶圆连接的存储器晶圆(memory wafer)上，所述多个存储器板片经由所述存储器晶圆上的至少一个第二切割线分开，所述至少一个第二切割线与所述逻辑器件晶圆上的所述至少一个第一切割线基本对准，其中，沿着所述至少一个第一切割线和所对准的至少一个第二切割线同时切分所述逻辑器件晶圆和所述存储器晶圆，以获得多个集成电路(IC)，所述多个集成电路(IC)中的各个IC包括与至少一个存储器板片连接的至少一个逻辑器件板片。
[0004]本公开的实施方式提供了一种系统，所述系统包括：逻辑器件晶圆，所述逻辑器件晶圆包括经由至少一个第一切割线分开的第一逻辑器件板片和第二逻辑器件板片，所述第一逻辑器件板片包括被配置为执行第一功能的电路，所述第二逻辑器件板片包括被配置为执行与所述第一功能不同的第二功能的电路；至少一个全局互连件，所述至少一个全局互连件被配置为以通信的方式联接所述第一逻辑器件板片与所述第二逻辑器件板片；以及存储器晶圆，所述存储器晶圆与所述逻辑器件晶圆接合(bond)。所述存储器晶圆包括经由至少一个第二切割线分开的多个存储器板片，所述至少一个第二切割线与所述至少一个第一切割线基本对准，使得能够沿着所述至少一个第一切割线和所述至少一个第二切割线切分与所述存储器晶圆接合的所述逻辑器件晶圆，以获得至少一个集成电路(IC)，所述至少一个集成电路包括与至少一个存储器板片连接的至少一个逻辑器件板片。
[0005]本公开的实施方式提供了一种制造一个或更多个集成电路(IC)的方法。所述方法包括以下步骤：沿着至少一个第一切割线和至少一个第二切割线切分与存储器晶圆接合的逻辑器件晶圆，以获得所述一个或更多个IC，所述一个或更多个IC包括第一集成电路(IC)，
所述第一集成电路包括来自所述逻辑器件晶圆的多个逻辑器件板片中的与来自所述存储器晶圆的多个存储器板片中的至少一个存储器板片连接的至少一个逻辑器件板片。所述逻辑器件晶圆上的所述多个逻辑器件板片经由所述至少一个第一切割线分开，所述逻辑器件晶圆上的所述多个逻辑器件板片中的各个逻辑器件板片包括功能单元，所述功能单元包括被配置为执行功能的电路。所述存储器晶圆上的所述多个存储器板片经由至少一个第二切割线分开，所述至少一个第二切割线与所述逻辑器件晶圆上的所述至少一个第一切割线基本对准。至少一个全局互连件被配置为以通信的方式连接所述逻辑器件晶圆上的所述多个逻辑器件板片。
[0006]本公开的实施方式提供了一种存储有集成电路(IC)系统的表示的计算机可读介质。所述IC系统包括：多个逻辑器件板片，所述多个逻辑器件板片形成在逻辑器件晶圆上并经由至少一个第一切割线分开，所述多个逻辑器件板片中的各个逻辑器件板片包括功能单元，所述功能单元包括被配置为执行相应功能的电路；至少一个全局互连件，所述至少一个全局互连件被配置为以通信的方式连接所述多个逻辑器件板片；多个存储器板片，所述多个存储器板片形成在与所述逻辑器件晶圆连接的存储器晶圆上，所述多个存储器板片经由所述存储器晶圆上的至少一个第二切割线分开，所述至少一个第二切割线与所述逻辑器件晶圆上的所述至少一个第一切割线基本对准，其中，沿着所述至少一个第一切割线和所对准的至少一个第二切割线同时切分所述逻辑器件晶圆和所述存储器晶圆，以获得多个集成电路(IC)，所述多个IC中的各个IC包括与至少一个存储器板片连接的至少一个逻辑器件板片。
[0007]所公开的实施方式的附加特征和优点将在下面的描述中部分地阐述，并且部分地根据该描述将是显而易见的，或者可以通过实施方式的实践来获知。所公开的实施方式的特征和优点可以通过权利要求书中阐述的要素和组合来实现和获得。
[0008]将理解，前面的总体描述和下面的详细描述只是示例和示例性的，并不限制所要求保护的公开实施方式。
附图说明
[0009]图1A是例示了根据本公开的一些实施方式的示例晶圆的框图。
[0010]图1B是例示了根据本公开的一些实施方式的如下放大图的框图，该放大图示出了晶圆的板片子集(subset of tile)的放大图。
[0011]图1C是例示了根据本公开的一些实施方式的用于集成电路(IC)的具有可扩展架构的3D晶圆到晶圆接合堆叠的示例图。
[0012]图1D至图1F是例示了根据本公开的一些实施方式的用于IC的具有可扩展架构的各种晶圆到晶圆接合堆叠的示例图。
[0013]图2A是例示了根据本公开的一些实施方式的被包括在具有可扩展架构的逻辑器件晶圆中的多个板片的框图。
[0014]图2B是例示了根据本公开的一些实施方式的包括形成在逻辑器件晶圆下方的插入层(interposer)上的全局片上网络(NoC)和交换器(switch)的截面图的框图。
[0015]图3A是例示了根据本公开的一些实施方式的用于如下系统的示例可扩展架构的框图，该系统包括将与存储器晶圆接合的逻辑器件晶圆上的多个逻辑器件板片。
[0016]图3B是例示了根据本公开的一些实施方式的通过沿着线B
‑
B切开图3A中的接合晶圆而获得的全局片上网络(NoC)的截面图的框图。
[0017]图3C是例示了根据本公开的一些实施方式的通过沿着切割线C
‑
C切开图3A中的接合晶圆而获得的截面图的框图。
[0018]图4是例示了根据本公开的一些实施方式的用于如下系统的示例可扩展架构的框图，该系统包括将与存储器晶圆接合的逻辑器件晶圆上的多个逻辑器件板片。
[0019]图5是例示了根据本公开的一些实施方式的用于如下系统的示例可扩展架构的框图，该系统包括将与存储器晶圆接合的逻辑器件晶圆上的多个逻辑器件板片。
[0020]图6A至图6D是例示了根据本公开的一些实施方式的与可以在可扩展架构中使用的交换器联接的全局片上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路系统，所述集成电路系统包括：多个逻辑器件板片，所述多个逻辑器件板片形成在逻辑器件晶圆上并经由至少一个第一切割线分开，所述多个逻辑器件板片中的各个逻辑器件板片包括功能单元，所述功能单元包括被配置为执行相应功能的电路；至少一个全局互连件，所述至少一个全局互连件被配置为以通信的方式连接所述多个逻辑器件板片；多个存储器板片，所述多个存储器板片形成在与所述逻辑器件晶圆连接的存储器晶圆上，所述多个存储器板片经由所述存储器晶圆上的至少一个第二切割线分开，所述至少一个第二切割线与所述逻辑器件晶圆上的所述至少一个第一切割线基本对准，其中，沿着所述至少一个第一切割线和所述至少一个第二切割线同时切分所述逻辑器件晶圆和所述存储器晶圆，以获得多个集成电路，所述多个集成电路中的各个集成电路包括与至少一个存储器板片连接的至少一个逻辑器件板片。2.根据权利要求1所述的集成电路系统，其中，所述多个集成电路中的第一集成电路包括与对应存储器板片接合的第一数量的逻辑器件板片，并且所述多个集成电路中的第二集成电路包括与对应存储器板片接合的第二数量的逻辑器件板片，所述第一数量与所述第二数量不同。3.根据权利要求1所述的集成电路系统，其中，所述多个集成电路包括：第一集成电路，所述第一集成电路包括第一逻辑器件板片，所述第一逻辑器件板片包括被配置为执行第一功能的第一电路；以及第二集成电路，所述第二集成电路包括第二逻辑器件板片，所述第二逻辑器件板片包括被配置为执行与所述第一功能不同的第二功能的第二电路。4.根据权利要求1所述的集成电路系统，其中，所述各个逻辑器件板片的所述功能单元包括一个或更多个神经网络单元。5.根据权利要求1所述的集成电路系统，其中，所述各个逻辑器件板片的所述功能单元包括视频解码器。6.根据权利要求1所述的集成电路系统，其中，所述各个逻辑器件板片进一步包括通过局部互连件与所述功能单元互连的中央处理单元、一个或更多个外围设备接口以及一个或更多个存储器控制器。7.根据权利要求1所述的集成电路系统，其中：所述逻辑器件晶圆上的所述多个逻辑器件板片包括二乘二逻辑器件板片阵列，所述二乘二逻辑器件板片阵列包括通过多个全局互连件以通信的方式互连的交替的人工智能逻辑器件板片和视频逻辑器件板片；各个人工智能逻辑器件板片包括通过第一局部片上网络互连的被配置为支持人工智能计算的多个深度学习处理元件、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片；并且各个视频逻辑器件板片包括通过第二局部片上网络互连的一个或更多个视频处理单元、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片。8.根据权利要求1所述的集成电路系统，其中：所述逻辑器件晶圆上的所述多个逻辑器件板片包括三乘三逻辑器件板片阵列，所述三
乘三逻辑器件板片阵列包括设置在所述阵列的中心的人工智能加速器逻辑器件板片，以及围绕所述人工智能加速器逻辑器件板片的交替的人工智能逻辑器件板片和视频逻辑器件板片，所述三乘三逻辑器件板片阵列通过多个全局互连件以通信的方式互连；所述人工智能加速器逻辑器件板片包括通过第一局部片上网络互连的多个深度学习处理元件、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片，所述人工智能加速器逻辑器件板片进一步包括被配置为能够通过与主机系统连接而插入的连接性单元；各个人工智能逻辑器件板片包括通过第二局部片上网络互连的多个深度学习处理元件、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片；并且各个视频逻辑器件板片包括通过第三局部片上网络互连的一个或更多个视频处理单元、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片。9.根据权利要求1所述的集成电路系统，其中：所述逻辑器件晶圆上的所述多个逻辑器件板片包括五乘五逻辑器件板片阵列，所述五乘五逻辑器件板片阵列包括设置在所述阵列的中心的人工智能加速器逻辑器件板片，以及围绕所述人工智能加速器逻辑器件板片的交替的人工智能逻辑器件板片和视频逻辑器件板片，所述五乘五逻辑器件板片阵列通过多个全局互连件以通信的方式互连；所述人工智能加速器逻辑器件板片包括通过第一局部片上网络互连的多个深度学习处理元件、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片，所述人工智能加速器逻辑器件板片进一步包括被配置为能够通过与主机系统连接而插入的外围部件互连快速卡；各个人工智能逻辑器件板片包括通过第二局部片上网络互连的多个深度学习处理元件、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片；并且各个视频逻辑器件板片包括通过第三局部片上网络互连的一个或更多个视频处理单元、中央处理单元以及一个或更多个存储器控制器，所述一个或更多个存储器控制器连接至所述存储器晶圆上的一个或更多个存储器板片。10.根据权利要求1所述的集成电路系统，所述集成电路系统进一步包括至少一个交换器，所述至少一个交换器与所述至少一个全局互连件连接，以在所述各个集成电路中的一个或更多个逻辑器件板片之间路由数据。11.根据权利要求1所述的集成电路系统，其中，所述多个集成电路由不同设备制造商用于不同设备中。12.根据权利要求1所述的集成电路系统，其中，所述多个集成电路包括一个或更多个片上系统。13.一种集成电路系统，所述集成电路系统包括：逻辑器件晶圆，所述逻辑器件晶圆包括经由至少一个第一切割线分开的第一逻辑器件板片和第二逻辑器件板片，所述第一逻辑器件板片包括被配置为执行第一功能的电路，所述第二逻辑器件板片包括被配置为执行与所述第一功能不同的第二功能的电路；
至少一个全局互连件，所述至少一个全局互连件被配置为以通信的方式联接所述第一逻辑器件板片与所述第二逻辑器件板片；以及存储器晶圆，所述存储器晶圆与所述逻辑器件晶圆接合，所述存储器晶圆包括经由至少一个第二切割线分开的多个存储器板片，所述至少一个第二切割线与所述至少一个第一切割线基本对准，使得能够沿着所述至少一个第一切割线和所述至少一个第二切割线切分与所述存储器晶圆接合的所述逻辑器件晶圆，以获得至少一个集成电路，所述至少一个集成电路包括与至少一个存储器板片连接的至少一个逻辑器件板片。14.根据权利要求13所述的集成电路系统，所述集成电路系统进一步包括：形成在所述逻辑器件晶圆上的第一逻辑器件板片集和第二逻辑器件板片集，其中，所述第一逻辑器件板片是所述第一逻辑...

【专利技术属性】
技术研发人员：韩伟，薛菲，段立德，肖志斌，李双辰，
申请(专利权)人：阿里巴巴集团控股有限公司，
类型：发明
国别省市：