【技术实现步骤摘要】
【国外来华专利技术】封装上高带宽谐振开关电容器电压调节器
[0001]优先权要求
[0002]本申请要求于2019年6月13日提交的题为“封装上高带宽谐振开关电容器电压调节器(ON
‑
PACKAGE HIGH
‑
BANDWIDTH RESONANT SWITCHED CAPACITOR VOLTAGE REGULATOR”的美国专利申请第16/440,901号的优先权,其通过引用全部并入本文用于所有目的。
技术介绍
[0003]电压调节器被广泛用在计算机系统中。例如,来自墙壁或电池的电源电压首先由降压式变压器或调节器下转换为可输入到处理器的电源电平。在一个示例中,多个降压式电压调节器被用来将电池或墙壁电源转换为用于处理器的输入电源。如今,用于生成降低的调节电压的电压调节器是带宽为数百kHz(千赫)的降压或降压衍生的DC
‑
DC转换器,并且需要在主板上组装的大型无源组件。
附图说明
[0004]将根据下面给出的详细描述以及本公开各个实施例的附图更全面地理解本公开的实施例,然而,本公开的实 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种装置,包括:具有至少四个串联耦接电路的链,其中所述链的每个电路包括:第一反相器和第二反相器,并联耦接在第一电源轨与第二电源轨之间,其中所述第一反相器将接收第一时钟,其中所述第二反相器将接收第二时钟,所述第二时钟是所述第一时钟的反相,并且其中所述第一时钟与所述第二时钟将在所述第一电源轨的电压与所述第二电源轨的电压之间切换;以及电容器,耦接至所述第一电源轨和所述第二电源轨;接收器电路,耦接至所述链的最后一个电路,其中所述接收器电路包括:第一反相器和第二反相器,并联耦接在所述链的最后一个电路的第二电源轨与地之间;以及电容器,耦接至所述链的最后一个电路的第二电源轨和地;以及电平移位器,耦接至所述链,其中所述电平移位器将接收输入时钟并且将根据所述输入时钟生成所述第一时钟和所述第二时钟。2.根据权利要求1所述的装置,其中所述链的每个电路的第一反相器的输出和第二反相器的输出分别耦接至第一电容器和第二电容器。3.根据权利要求2所述的装置,其中所述接收器电路的第一反相器的输出和第二反相器的输出耦接至所述链的每个电路的第一电容器和第二电容器。4.根据权利要求1所述的装置,其中所述接收器电路的第一反相器将接收第三时钟,其中所述接收器电路的第二反相器将接收第四时钟,所述第四时钟是所述第三时钟的反相,并且其中所述第三时钟与所述第四时钟将在所述链的最后一个电路的第二电源轨的电压与地电压之间切换。5.根据权利要求4所述的装置,其中所述第三时钟的相位和所述第四时钟的相位能够被相对于所述第一时钟的相位和所述第二时钟的相位调整。6.根据权利要求5所述的装置,包括控制器,所述控制器将控制所述第三时钟的相位和所述第四时钟的相位,以调节输出电源。7.根据权利要求1至6中任一项所述的装置,其中所述链的每个电路的电容器位于管芯外,并且其中所述接收器电路的电容器位于管芯外。8.一种装置,包括:具有至少四个串联耦接电路的链,其中所述链的每个电路包括:第一反相器和第二反相器,并联耦接在第一电源轨与第二电源轨之间,其中所述第一反相器将接收第一时钟,其中所述第二反相器将接收第二时钟,所述第二时钟是所述第一时钟的反相,并且其中所述第一时钟与所述第二时钟将在所述第一电源轨的电压与所述第二电源轨的电压之间切换;以及电容器,耦接至所述第一电源轨和所述第二电源轨;第一组反相器,耦接在所述链的最后一个电路的第二电源轨与地之间,其中所述第一组反相器中的每个反相器经由第一电容器耦接至所述链的相应电路的第一反相器;以及第二组反相器,耦接在所述链的最后一个电路的第二电源轨与地之间,其中所述第二组反相器中的每个反相器经由第二电容器耦接至所述链的相应电路的第二反相器。9.根据权利要求8所述的装置,其中所述第一组反相器中的每个反相器将接收第三时
钟,其中所述第二组反相器中的每个反相器将接收第四时钟,所述第四时钟是所述第三时钟的反相,并且其中所述第三时钟与所述第四时钟将在所述链的最后一个电路的第二电源轨的电压与地电压之间切换。10.根据权利要求9所述的装置,其中所述第三时钟的相位和所述第四时钟的相位能够被相对于所述第一时钟的相位和所述第二时钟的相位调整。11.根据权利要求10所述的装置,包括控制器,所述控制...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。