【技术实现步骤摘要】
一种屏蔽栅沟槽MOSFET的建模方法
[0001]本专利技术涉及屏蔽栅沟槽MOSFET领域,具体而言涉及一种屏蔽栅沟槽MOSFET的建模方法。
技术介绍
[0002]屏蔽栅沟槽MOSFET(Shield Gate Trench MOSFET,简称SGT MOS)是一种新型的垂直双扩散金属氧化物半导体场效应晶体管(vertical double-diffused metal oxide semiconductor field effect transistor,VDMOS),其屏蔽栅的结构能够降低器件的导通电阻和栅电荷,实现器件的低损耗。
[0003]传统VDMOS器件的模型通常使用本征MOS串联压控电阻或是结型场效应晶体管(Junction Field-Effect Transistor,JFET)实现,其中压控电阻和JFET器件用于模拟漂移区的I-V特性。然而传统的压控电阻模型一般是电阻关于电压的多次项表达式,其仅仅是对一个特定电压范围内漂移区等效电阻的简单拟合无法囊括整个电压范围;JFET器件模型仅可以表示屏蔽栅 ...
【技术保护点】
【技术特征摘要】
1.一种屏蔽栅沟槽MOSFET的建模方法,其特征在于,所述建模方法包括:将屏蔽栅沟槽MOSFET的器件结构划分为本征区、电子扩散区、屏蔽栅所在的JFET区以及屏蔽栅下区域;分别对所述本征区、所述电子扩散区、所述屏蔽栅所在的JFET区以及所述屏蔽栅下区域建立物理模型;根据所述物理模型在仿真电路模拟器中建立仿真模型;判断所述仿真模型是否符合误差要求,以得到满足误差要求的仿真模型。2.根据权利要求1所述的建模方法,其特征在于,所述将屏蔽栅沟槽MOSFET的器件结构划分为本征区、电子扩散区、屏蔽栅所在的JFET区以及屏蔽栅下区域,包括:将所述屏蔽栅沟槽MOSFET的器件结构沿源极指向漏极的方向划分为四个层状区域,所述四个层状区域沿源极指向漏极的方向依次为本征区、电子扩散区、屏蔽栅所在的JFET区以及屏蔽栅下区域。3.根据权利要求2所述的建模方法,其特征在于,所述本征区为所述屏蔽栅沟槽MOSFET的控制栅多晶和源极所处于的层状区域;所述屏蔽栅所在的JFET区为所述屏蔽栅沟槽MOSFET的屏蔽栅多晶所处于的层状区域;所述电子扩散区为所述本征区与所述屏蔽栅所在的JFET区之间的层状区域;所述屏蔽栅下区域为所述屏蔽栅所在的JFET区下方的层状区域。4.根据权利要求1所述的建模方法,其特征在于,所述分别对所述本征区、所述电子扩散区、所述屏蔽栅所在的JFET区以及所述屏蔽栅下区域建立物理模型,包括:采用BSIM4模型,得到所述本征区的物理模型;采用公式(1)对所述电子扩散区建立物理模型,以模拟所述电子扩散区的电阻特性;R
DT
(T)=R
DT
(T
NOM
)
·
[1+TCRD1
·
(T-T
NOM
)+TCRD2
·
(T-T
NOM
)2]
ꢀꢀꢀꢀꢀꢀ
(1);采用公式(2)对所述屏蔽栅下区域建立物理模型,以模拟所述屏蔽栅下区域的电阻特性;R
DB
(T)=R
DB
(T
NOM
)
·
[1+TCRD1
·
(T-T
NOM
)+TCRD2
·
(T-T
NOM
)2]
ꢀꢀꢀ
(2);采用公式(3)(4)对所述屏蔽栅所在的JFET区建立物理模型,以模拟所述屏蔽栅所在的JFET区的电阻特性;R
JFET
(T)=R
JFET
(T
NOM
)
·
[1+TCRD1
·
(T-T
NOM
)+TCRD2
·
(T-T
NOM
)2]
ꢀꢀꢀꢀꢀ
(3);其中,R
DT
(T)为所述电子扩散区任一温度下的等效电阻;R
DT
(T
NOM
)为所述电子扩散区常温时的等效电阻,为所述仿真模型的拟合参数;R
DB
(T)为所述屏蔽栅下区域和衬底任一温度下的等效电阻;R
DB
(T
NOM
)为所述屏蔽栅下区域和衬底常温时的等效电阻,为所述仿真模型的拟合参数;R
JFET
...
【专利技术属性】
技术研发人员:高文明,江逸洵,刘新新,乔明,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。