一种基准电压电路及芯片制造技术

本发明专利技术涉及模拟集成电路技术领域，公开了一种基准电压电路及芯片,其中基准电压电路包括运算放大器、电流型跟随电路和源极跟随电路。电流型跟随电路包括第一电流型跟随支路及第二电流型跟随支路，第一电流型跟随支路与运算放大器可对应第一环路传递函数，第一电流型跟随支路、第二电流型跟随支路及运算放大器可对应第二环路传递函数，第二电流型跟随支路与运算放大电路可对应第三环路传递函数，三个环路传递函数组成的总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，源极跟随电路与第二电流型跟随支路电连接，可输出基准电压。本实施例可确保电路工作稳定性，实现Capless结构和外部电容结构的兼容。兼容。兼容。

【技术实现步骤摘要】
一种基准电压电路及芯片


[0001]本专利技术涉及模拟集成电路
，特别是涉及一种基准电压电路及芯片。

技术介绍

[0002]基准电压电路可以为一些电路模块提供偏置电压或电源电压，以使这些电路模块能够正常、稳定地工作。一般，按照环路主极点的位置不同可以将基准电压电路分为Capless结构和外部电容结构。采用Capless结构的基准电压电路的环路主极点设置在芯片内部，输出节点的频率设计得比较高。采用外部电容结构的基准电压电路的环路主极点设置在基准电压电路的输出端，环路内部节点的频率设计得比较高。由于这两种基准电压电路具有不同的工作特点，使得这两种基准电压电路无法实现兼容。如果要做到兼容，一般只能在电路结构上作出较大调整，这无疑会降低用户使用的灵活性和便捷性。
[0003]因此，相关技术存在Capless结构的基准电压电路和外部电容结构的基准电压电路无法兼容或兼容性差的问题。

技术实现思路

[0004]本专利技术实施例提供了一种基准电压电路芯片，能够改善相关技术中的Capless结构的基准电压电路和外部电容结构的基准电压电路无法兼容或兼容性差的技术问题。
[0005]本专利技术实施例为改善上述技术问题提供了如下技术方案：
[0006]在第一方面，本专利技术实施例提供了一种基准电压电路，包括：
[0007]运算放大器，包括第一差分反馈端、第二差分反馈端及运放输出端；
[0008]电流型跟随电路，包括第一电流型跟随支路与第二电流型跟随支路，所述第一电流型跟随支路及所述第二电流型跟随支路均连接至所述运放输出端，所述第一电流型跟随支路的第一环路节点电连接至所述第二差分反馈端，所述第二电流型跟随支路的第二环路节点电连接至所述第一差分反馈端，其中，所述第一电流型跟随支路与所述运算放大器可形成第一反馈环路，所述第一反馈环路对应第一环路传递函数，所述第一电流型跟随支路、所述第二电流型跟随支路及所述运算放大器可形成第二反馈环路，所述第二反馈环路对应第二环路传递函数，所述第二电流型跟随支路与所述运算放大器可形成第三反馈环路，所述第三反馈环路对应第三环路传递函数，其中，所述第一环路传递函数、第二环路传递函数及第三环路传递函数可组成总环路传递函数，所述总环路传递函数的零点在复频面上的位置逼近或等于第一极点在所述复频面上的位置；
[0009]源极跟随电路，包括电压输出端，所述电压输出端电连接至所述第二环路节点，用于输出基准电压。
[0010]可选地，所述总环路传递函数中的全部极点都处于所述复频面的左半平面。
[0011]可选地，所述总环路传递函数中的第二极点对应的频率处于高频段内。
[0012]可选地，所述源极跟随电路与所述第二电流型跟随支路可形成第四反馈环路，所述第四反馈环路对应第四环路传递函数，所述第四环路传递函数中的全部极点都处于所述
复频面的左半平面。
[0013]可选地，当所述第四反馈环路的频率趋向无穷远处变化时，所述第四反馈环路的相位裕度逼近0。
[0014]可选地，所述第一环路节点的电压与所述第二环路节点的电压相等。
[0015]可选地，所述运算放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第一电流源；
[0016]所述第一PMOS管的源极及所述第二PMOS管的源极均用于与给定电源连接，所述第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极及第一NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极的连接节点为所述运放输出端，所述第一NMOS管的栅极用于接收外部基准电压，所述第一NMOS管的源极、第二NMOS管的源极及第三NMOS管的源极均与所述第一电流源电连接，所述第二NMOS管的栅极电连接至所述第二环路节点，所述第三NMOS管的栅极电连接至所述第一环路节点。
[0017]可选地，所述第三NMOS管的跨导与所述第二NMOS管的跨导的比值大于或等于5倍。
[0018]可选地，所述第一电流型跟随支路包括第四NMOS管、第三PMOS管及第二电流源，所述第二电流型跟随支路包括第五NMOS管、第四PMOS管及第三电流源，所述电流型跟随电路还包括第一电容；
[0019]所述第四NMOS管的漏极及第五NMOS管的漏极均用于与给定电源连接，所述第四NMOS管的栅极及第五NMOS管的栅极均电连接至所述运放输出端，所述第四NMOS管的源极与所述第三PMOS管的源极电连接，所述第四NMOS管的源极与所述第三PMOS管的源极的连接节点为所述第一环路节点，所述第三PMOS管的栅极、第四PMOS管的栅极、第三PMOS管的漏极、第一电容的一端及第二电流源共同连接，所述第一电容的另一端接地，所述第四PMOS管的源极与所述第五NMOS管的源极电连接，所述第四PMOS管的源极与所述第五NMOS管的源极的连接节点为所述第二环路节点，所述第四PMOS管的漏极分别与所述第三电流源及所述源极跟随电路电连接。
[0020]可选地，所述第五NMOS管的跨导与所述第四PMOS管的跨导的比值大于或等于5倍。
[0021]可选地，所述源极跟随电路包括第五PMOS管及负载电容；
[0022]所述第五PMOS管的源极用于与给定电源连接，所述第五PMOS管的栅极与所述第五NMOS管的漏极电连接，所述第五PMOS管的漏极分别与所述负载电容的一端及所述第二反馈节点电连接，所述第五PMOS管的漏极用于输出所述基准电压。
[0023]在第二方面，本专利技术实施例提供了一种芯片，包括如上所述的基准电压电路。
[0024]本专利技术实施例的有益效果包括：提供一种基准电压电路。基准电压电路包括运算放大器、电流型跟随电路和源极跟随电路。电流型跟随电路包括第一电流型跟随支路及第二电流型跟随支路，第一电流型跟随支路与运算放大器可对应第一环路传递函数，第一电流型跟随支路、第二电流型跟随支路及运算放大器可对应第二环路传递函数，第二电流型跟随支路与运算放大电路可对应第三环路传递函数，三个环路传递函数组成的总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，源极跟随电路与第二电流型跟随支路电连接，可输出基准电压。本实施例通过使得总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，相当于抵消了第一极点对环路稳
定性的影响，因此，可确保电路工作稳定性，实现Capless结构和外部电容结构的兼容。
附图说明
[0025]一个或多个实施例通过与之对应的附图中的图片仅作为示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0026]图1是本专利技术实施例提供的一种基准电压电路的结构示意图；
[0027]图2是本专利技术实施例提供的一种基准电压电路的电路结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准电压电路，其特征在于，包括：运算放大器，包括第一差分反馈端、第二差分反馈端及运放输出端；电流型跟随电路，包括第一电流型跟随支路与第二电流型跟随支路，所述第一电流型跟随支路及所述第二电流型跟随支路均连接至所述运放输出端，所述第一电流型跟随支路的第一环路节点电连接至所述第二差分反馈端，所述第二电流型跟随支路的第二环路节点电连接至所述第一差分反馈端，其中，所述第一电流型跟随支路与所述运算放大器可形成第一反馈环路，所述第一反馈环路对应第一环路传递函数，所述第一电流型跟随支路、所述第二电流型跟随支路及所述运算放大器可形成第二反馈环路，所述第二反馈环路对应第二环路传递函数，所述第二电流型跟随支路与所述运算放大器可形成第三反馈环路，所述第三反馈环路对应第三环路传递函数，其中，所述第一环路传递函数、第二环路传递函数及第三环路传递函数可组成总环路传递函数，所述总环路传递函数的零点在复频面上的位置逼近或等于第一极点在所述复频面上的位置；源极跟随电路，包括电压输出端，所述电压输出端电连接至所述第二环路节点，用于输出基准电压。2.根据权利要求1所述的基准电压电路，其特征在于，所述总环路传递函数中的全部极点都处于所述复频面的左半平面。3.根据权利要求2所述的基准电压电路，其特征在于，所述总环路传递函数中的第二极点对应的频率处于高频段内。4.根据权利要求1所述的基准电压电路，其特征在于，所述源极跟随电路与所述第二电流型跟随支路可形成第四反馈环路，所述第四反馈环路对应第四环路传递函数，所述第四环路传递函数中的全部极点都处于所述复频面的左半平面。5.根据权利要求4所述的基准电压电路，其特征在于，当所述第四反馈环路的频率趋向无穷远处变化时，所述第四反馈环路的相位裕度逼近0。6.根据权利要求1所述的基准电压电路，其特征在于，所述第一环路节点的电压与所述第二环路节点的电压相等。7.根据权利要求1至6任一项所述的基准电压电路，其特征在于，所述运算放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第一电流源；所述第一PMOS管的源极及所述第二PMOS管的源极均用于与给定电源连接，所述第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极及第一NMOS管的漏极共同连接，...

【专利技术属性】
技术研发人员：陈文韬，芦文，李健勋，
申请(专利权)人：深圳市中科蓝讯科技股份有限公司，
类型：发明
国别省市：