一种耗能用斩波电阻支路及其控制方法技术

本发明专利技术提供一种耗能用斩波电阻支路及其控制方法，包括耗能电阻R0、多个斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；斩波组件包括高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；所述缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。是一种用于防止直流输电系统直流侧过压的耗能用斩波电阻支路，采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。缓冲电容上取电。缓冲电容上取电。

【技术实现步骤摘要】
一种耗能用斩波电阻支路及其控制方法


[0001]本专利技术涉及高压直流输电
，特别涉及一种耗能用斩波电阻支路及其控制方法。

技术介绍

[0002]由于直流输电系统的电压等级很高，要求能够承受高电压并且进行快速开通关断的高速开关技术，这是耗能用斩波电阻支路的技术关键。一般采用多个功率半导体器件串联，控制它们同时开通、同时关断，实现对耗能电阻的斩波控制。为了在高电压隔离下实现对功率半导体器件的快速控制，一般有两种方案为高速开关的动作部件供应能量：用较大功率光纤为高电位部件送能，或者用高频电流通过隔离变压器为高电位部件送能。
[0003]不论是采用大功率光纤为高电位送能，还是采用高频电流通过隔离变压器为高电位送能，都存在成本高，体积大的问题。专利CN111030158A依靠功率半导体器件的缓冲电容上的能量解决了这个问题，但为了解决缓冲电容上的电压可能长时间为0的问题，在缓冲电容之后连接二极管、大容量电容存储能量，再连接DC/DC变换器，为功率半导体器件的控制提供电源。这种方法需要额外的大容量电容存储能量，电路比较复杂。
[0004]另一方面，传统的缓冲电路中，每次功率半导体器件开通时，缓冲电容上的能量会全部消耗在缓冲电阻上，显著增加了缓冲电阻的损耗，而且限制了缓冲电容的设计容量，影响了缓冲电路的效果。

技术实现思路

[0005]为了解决
技术介绍
提出的技术问题，本专利技术提供一种耗能用斩波电阻支路及其控制方法，采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。
[0006]为了达到上述目的，本专利技术采用以下技术方案实现：
[0007]一种耗能用斩波电阻支路，连接在直流输电线路的正负端，包括耗能电阻R0、多个斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；
[0008]所述的斩波组件包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；
[0009]所述缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。
[0010]进一步地，所述的高速开关T1由高压IGBT及其反并联二极管组成。
[0011]进一步地，所述的缓冲开关T2为高压IGBT。
[0012]进一步地，所有的斩波组件还包括平衡电阻R2，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。
[0013]进一步地，还包括机械开关K1、平衡电阻R2；机械开关K1、高速开关T1及缓冲电路并联，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。
[0014]进一步地，还包括控制板卡及DC/DC变换器，所述的控制板卡为耗能用斩波电阻支路的控制板卡，用于控制高速开关T1和缓冲开关T2，DC/DC变换器的输入端连接接缓冲电容C1，输出端为控制板卡供电。
[0015]进一步地，所述的一种耗能用斩波电阻支路的控制方法，包括如下：
[0016]1)预先设定斩波组件缓冲电容电压的最大允许值Ucmax、最小允许值Ucmin，预先设定短时开通时间DT，并实时计算当前所有斩波组件缓冲电容电压的平均值Ucmean；
[0017]2)在斩波电阻被投入时以及投入斩波电阻和切除斩波电阻的过程中：如果所有斩波组件的缓冲电容电压的平均值小于Ucmin，则依次对各斩波组件的高速开关T1短时断开DT时间，依靠斩波支路的电流为每个斩波组件进行充电；如果所有斩波组件的缓冲电容电压的平均值大于Ucmin，则对每个斩波组件的缓冲电容电压进行滞环控制：当缓冲电容电压>Ucmaxs时，导通缓冲开关T2；当缓冲电容电压<Ucmean时，断开缓冲开关T2；如果缓冲电容电压进一步降低到小于Ucmin，则关断高速开关T1，直到缓冲电容C1上电压高于Ucmean为止。
[0018]与现有技术相比，本专利技术的有益效果是：
[0019]本专利技术采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。
附图说明
[0020]图1为本专利技术的一种典型实现；
[0021]图2本专利技术中斩波组件的一种典型实现；
[0022]图3本专利技术中斩波组件使用IGBT的一种典型实现；
[0023]图4为考虑串联均压时本专利技术中斩波组件的一种实现电路；
[0024]图5为考虑串联均压时本专利技术中斩波组件的另一种实现电路；
[0025]图6为考虑为斩波组件中电路板供电时本专利技术中斩波组件的一种实现方法；
[0026]图7为高可靠性要求情况下本专利技术中斩波组件的一种实现方法；
[0027]图8为高可靠性要求情况下本专利技术中斩波组件的另一种实现方法；
[0028]图9为本专利技术中斩波组件的一种控制方法。
具体实施方式
[0029]以下结合附图对本专利技术提供的具体实施方式进行详细说明。
[0030]如图1所示，一种耗能用斩波电阻支路，连接在直流输电线路的正负端，包括耗能电阻R0、两个或两个以上串联的斩波组件(图1中虚线框内为一个斩波组件)；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；串联后的整体电路上端连接在直流输电线路的正端，下端连接在直流输电线路的负端。当系统线路电压过高需要投入耗能电阻R0时，通过控制所有的斩波组件导通其中的高速开关T1，从而通过耗能电阻R0为系统吸收能量；当系统不需要投入耗能电阻R0时，通过控制所有的斩波组件断开其中的高速开关T1，从而截断
耗能电阻中的电流。
[0031]如图2所示，每个斩波组件中包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；所述缓冲电路包括：缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。
[0032]如图2所示，当断开高速开关T1时，耗能支路上的寄生电抗会在斩波组件两端产生过冲电压，缓冲二极管D1将导通，缓冲电容C1将斩波组件两端电压钳位，避免过压。当导通高速开关T1时，将缓冲开关T2处于断开位置，缓冲电容C1上的电压不会导致T1中的瞬时电流。因此，与传统RCD缓冲电路相比，本专利技术具有明显的优点：能够显著降低高速开关T1开通时的电流应力，而且缓冲电容C1的大小与缓冲电阻R1的损耗没有直接关联，从而可以使用较大的缓冲电容，能够进一步降低断开高速开关T1时的电压过冲。在高速开关T1导通之后，如果出现缓冲电容C1上电压过高的情况，可以开通缓冲开关T2，然后缓冲电容将通过缓冲电阻R1进行放电，降低缓冲电容C1上的电压。
[0033]如图3所示，所述的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种耗能用斩波电阻支路，其特征在于，包括耗能电阻R0、两个或两个以上串联的斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；所述的斩波组件包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；所述的缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。2.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所述的高速开关T1由高压IGBT及其反并联二极管组成。3.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所述的缓冲开关T2为高压IGBT。4.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所有的斩波组件还包括平衡电阻R2，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。5.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，还包括机械开关K1、平衡电阻R2；机械开关K1、高速开关T1及缓冲电路并联，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。6.根据权利要求1所述的一种耗能用...

【专利技术属性】
技术研发人员：翁海清，张海涛，易荣，鲁挺，
申请(专利权)人：北京荣信慧科科技有限公司，
类型：发明
国别省市：