扫描链修复方法、装置及芯片制造方法及图纸

本申请提供了一种扫描链修复方法、装置及芯片，扫描链修复方法包括步骤：基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；若是，获取扫描链修复脚本；以及修复所述扫描链。本申请所提供的扫描链修复装置应用该扫描链修复方法，本申请还提供了一种芯片，应用上文中所述的扫描链修复方法或扫描链修复装置。相较于现有技术中采用手动修复扫描链的方式，本申请所提供的扫描链修复方法，扫描链修复效率更高，且不易出错。且不易出错。且不易出错。

【技术实现步骤摘要】
扫描链修复方法、装置及芯片


[0001]本专利技术涉及芯片测试领域，尤其涉及一种扫描链修复方法、装置及芯片。

技术介绍

[0002]可测试性设计(Design for Test，DFT)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。扫描链作为目前超大规模集成电路设计中使用最为广泛的可测性设计结构，增强了芯片的可控性和可观察性，为芯片提供了良好的可测性。通常，在半导体芯片的设计过程中，不光需要设计实现预定功能的功能电路，也需要设计用于测试芯片制造缺陷的扫描测试电路(扫描链)。
[0003]随着芯片设计复杂度日益提高，研发周期越来越紧，芯片设计后期发现功能缺陷而需要做ECO(Engineering Change Order,指通过修改或删减部分电路单元或连线，而保持其他电路和连线不变的方法来修改网表或版图)的概率也变高。由于网表电路的可读性很差，手工ECO只能实现特别简单的ECO，对于稍微复杂的ECO，手工ECO几乎变得不可实现，大部分ECO都需要借助工具。在工具辅助ECO时，需要基于两个网表进行比较，找出逻辑差异，从而进行ECO。对于前端设计人员来说，所有的设计验证都是基于没有DFT设计的电路开展的，前端设计人员输出的最终网表也是不包含DFT电路的。但在芯片设计后期进行ECO时，不仅要对不带DFT电路的网表进行ECO，还需要基于已完成DFT设计的网表，如已经做完布局布线的网表进行ECO，这样就需要ECO工具对比一个带有DFT电路的网表和一个不带DFT电路的网表，如果要比较这两个网表在功能上的差异，就必须要让ECO工具不要去比较任何DFT电路，这样如果功能ECO导致DFT电路发生变化，比如扫描链断开或接错，DFT逻辑改变，这些都是基于ECO工具无法获知的。因此在DFT设计完整的网表上借助ECO工具进行功能ECO时，都要确认功能ECO之后是否影响到了DFT电路，而最常见的影响就是对扫描链的影响，因为任何寄存器的输出端要断开重连到新的ECO逻辑的时候，都可能导致完整的扫描链被改变。对于功能ECO导致扫描链电路被断开，常规的修复方法是手动方式，但手动方式效率低，出错率高。
[0004]因此，有必要对现有修复和检查扫描链完整性的方法加以改进。

技术实现思路

[0005]鉴于现有技术中存在的上述技术问题，本申请提供了一种扫描链修复方法，包括步骤：
[0006]基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；
[0007]响应于功能ECO会断开扫描链，获取扫描链修复脚本；以及
[0008]修复所述扫描链。
[0009]可选地，所述“获取扫描链修复脚本”包括步骤：
[0010]S1、获取包含完整扫描链电路的网表；
[0011]S2、将所述网表读入至网表分析工具；
[0012]S3、基于ECO功能脚本获取寄存器的输出端的断开信息；
[0013]S4、遍历输出端断开的所述寄存器，获取其输出端的驱动逻辑；
[0014]S5、判断S4中输出端断开的所述寄存器的驱动逻辑是否包含所述寄存器的SI端，若否，则无需修复扫描链，若是，则产生扫描链修复脚本，并将输出端断开的所述寄存器的SI端连接至对应寄存器的Q端。
[0015]可选地，所述网表分析工具为Design Compiler。
[0016]可选地，所述“修复扫描链”包括：
[0017]将所述扫描链修复脚本加载至经功能ECO之后的所述网表。
[0018]可选地，还包括：
[0019]检查修复后的所述扫描链是否完整。
[0020]可选地，所述“检查修复后的所述扫描链是否完整”包括：
[0021]S01、基于经扫描链修复之后的所述网表和所述扫描链修复脚本，遍历所述扫描链修复脚本里涉及的所述寄存器；
[0022]S02、确认每一所述寄存器的Q端是否都有连接到一个并且只连接到另一个所述寄存器的SI端，如果是，则说明所述扫描链修复成功，否则说明所述扫描链修复失败，执行S03；
[0023]S03、确认所述扫描链修复脚本是否存在问题。
[0024]可选地，还包括：确认修复后的所述扫描链的功能。
[0025]可选地，所述“确认修复后的所述扫描链的功能”包括：
[0026]S101、对所述扫描链修复前和所述扫描链修复后的所述网表进行逻辑等效性检查，如果检查通过，则说明所述扫描链修复没有影响到正常逻辑功能，否则，说明所述扫描链修复动作影响到了正常逻辑功能，执行S102；
[0027]S102、确认扫描链修复脚本是否存在问题。
[0028]为了实现上述专利技术目的，本申请还提供了一种扫描链修复装置，应用上文所述的扫描链修复方法。
[0029]为了实现上述专利技术目的，本申请还提供了一种芯片，应用上文所述的扫描链修复方法或扫描链修复装置。
[0030]本申请所提供的扫描链修复方法或扫描链修复装置，基于扫描链修复脚本修复扫描链，相较于现有技术中采用手动修复扫描链的方式，扫描链修复效率更高，且不易出错。
附图说明
[0031]图1为现有技术中ECO功能前的扫描链电路结构示意图；
[0032]图2为现有技术中ECO功能后的扫描链电路结构示意图；
[0033]图3为本申请的实施例中提供扫描链修复方法的流程示意图；
[0034]图4为本申请的实施例中提供的扫描链修复方法中，获取扫描链脚本的方法的流程示意图；
[0035]图5为本申请的实施例中提供的扫描链修复方法中，检查修复后的扫描链是否完
整的方法的流程示意图；
[0036]图6为本申请的实施例中提供的扫描链修复方法中，确认修复后的扫描链的功能的方法的流程示意图。
具体实施方式
[0037]在下文，将参照附图详细描述示范性实施方式。然而，本申请不限于下面的实施方式，而是包括在本公开的技术范围内的各种改变、替代和变形。术语“第一”、“第二”等可以用于解释各种元件，元件的个数并不受这样的术语的限制。这些术语只是用于将一个元件与另一元件区分开。因此，在一个实施方式中被称为第一元件的元件可以在另一实施方式中被称为第二元件。除非上下文有另外的要求，否则单数形式不排除复数形式。以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。
[0038]可测试性设计(Design for Test，DFT)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。扫描链作为目前超大规模集成电路设计中使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扫描链修复方法，其特征在于，包括步骤：基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；响应于功能ECO会断开扫描链，获取扫描链修复脚本；以及修复所述扫描链。2.如权利要求1所述的扫描链修复方法，其特征在于，所述“获取扫描链修复脚本”包括步骤：S1、获取包含完整扫描链电路的网表；S2、将所述网表读入至网表分析工具；S3、基于ECO功能脚本获取寄存器的输出端的断开信息；S4、遍历输出端断开的所述寄存器，获取其输出端的驱动逻辑；S5、判断S4中输出端断开的所述寄存器的驱动逻辑是否包含所述寄存器的SI端，若否，则无需修复扫描链，若是，则产生扫描链修复脚本，并将输出端断开的所述寄存器的SI端连接至对应寄存器的Q端。3.如权利要求2所述的扫描链修复方法，其特征在于，所述网表分析工具为Design Compiler。4.如权利要求1
‑
3中任一项所述的扫描链修复方法，其特征在于，所述“修复所述扫描链”包括：将所述扫描链修复脚本加载至经功能ECO之后的所述网表。5.如权利要求2
‑
3中任一项所述的扫描链修复方法，其特征在于，还包括：检查修复后的所述扫描链是否完整。6.如权利要求5所述的扫描链修复方法，其...

【专利技术属性】
技术研发人员：段光生，郑若川，
申请(专利权)人：苏州盛科通信股份有限公司，
类型：发明
国别省市：