基于FPGA的百兆光物理层及其装置制造方法及图纸

本申请提供基于FPGA的百兆光物理层及其装置。物理层包括物理编码子层和物理介质附着子层。物理编码子层包括位宽编码器、并

【技术实现步骤摘要】
基于FPGA的百兆光物理层及其装置


[0001]本申请涉及一种FPGA
，更涉及一种基于FPGA的百兆光物理层及其装置。

技术介绍

[0002]随着网络技术的快速发展，自IEEE宣布IEEE 802.3u 100base_fx_phy(百兆光物理层)快速以太网(Fast Ethernet)标准以来，快速以太网技术在各个领域得到了巨大的应用。时至今日，千兆网络甚至万兆网络都已经展开应用，在某些工业应用领域，通信带宽要求不高，快速以太网仍受到众多客户的青睐。以前使用快速以太网技术实现的100base_fx_phy的方法主要是ASIC(专用集成电路)芯片，通过设计专用的集成电路的方式来实现100base_fx_phy的功能。这种实现方式研发投入大，应用到产品上还需要单独外挂ASIC芯片，增加了PCB(印刷电路板)设计的复杂度，同时也增加了整体产品的成本。如果客户的项目需要多颗ASIC的百兆光物理层来实现产品的功能，多颗ASIC都需要单独进行供电，就会造成产品功耗偏大。传统的技术方案具有以下不足：
[0003]1、实现成本较高。
[0004]设计专用的百兆PHY ASIC芯片，研发成本高，此外还有流片环节、生产环节、封装测试等环节的高成本。
[0005]2、应用成本较高。
[0006]举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要购买16个AISC芯片进行外围电路的设计。
[0007]3、PCB设计时复杂度高。
[0008]举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要16个AISC芯片进行外围电路的设计，在一定面积上，PCB设计的难度较大。
[0009]4、整体功耗高。
[0010]举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要16个AISC芯片进行外围电路的设计，在该板上，需要为16个ASIC和一颗FPGA进行供电，整体功耗较大。

技术实现思路

[0011]本申请的目的在于提供一种基于FPGA的百兆光物理层及其装置，节省了使用外挂ASIC的成本，降低了PCB设计的复杂度，降低了用户产品的整体功耗。
[0012]本申请公开了一种基于FPGA的百兆光物理层，包括：
[0013]耦合到介质独立接口的物理编码子层，所述物理编码子层包括位宽编码器、并
‑
串转换模块、串
‑
并转换模块、位宽解码器和载波侦测模块，其中，所述位宽编码器耦合到所述介质独立接口和所述并
‑
串转换模块，所述位宽解码器耦合到所述介质独立接口和所述串
‑
并转换模块，所述载波侦测模块耦合到所述介质独立接口、位宽编码器和位宽解码器；和
[0014]耦合到物理介质相关子层服务接口的物理介质附着子层，所述物理介质附着子层包括不归零就反向编码器、不归零就反向解码器、连接控制器、数据恢复模块和载波检测模块，其中，所述不归零就反向编码器耦合到所述并
‑
串转换模块，所述连接控制器耦合到所述载波侦测模块，所述不归零就反向解码器耦合到所述串
‑
并转换模块、载波检测模块和数据恢复模块，所述数据恢复模块耦合到所述物理介质相关子层服务接口。
[0015]在一个优选例中，所述位宽编码器用于将从所述介质独立接口接收的第一位宽的数据信号转换为第二位宽的数据信号并发送到所述并
‑
串转换模块，所述并
‑
串转换模块用于将第二位宽的数据信号串行的发送到所述不归零就反向编码器并发送数据发射信号到所述载波侦测模块。
[0016]在一个优选例中，所述第一位宽为4比特，所述第二位宽为5比特。
[0017]在一个优选例中，所述串
‑
并转换模块用于将从所述不归零就反向解码器接收的数据信号以第三位宽并行的发送到所述位宽解码器，所述位宽解码器用于将接收的所述第三位宽的数据信号转换为第一位宽的数据信号并发送到所述介质独立接口，并且发送数据接收信号到所述位宽编码器和所述载波侦测模块。
[0018]在一个优选例中，所述第三位宽为10比特。
[0019]在一个优选例中，所述不归零就反向编码器用于将从所述并
‑
串转换模块接收的数据信号进行不归零就反向编码并将编码的数据信号发送到所述物理介质相关子层服务接口。
[0020]在一个优选例中，所述数据恢复模块用于将从所述物理介质相关子层服务接口接收的数据信号进行异步恢复并发送到所述不归零就反向解码器，所述不归零就反向解码器用于将所述异步恢复的数据信号进行不归零就反向解码并将解码的数据发送到所述串
‑
并转换模块。
[0021]在一个优选例中，所述连接控制层用于对所述物理介质相关子层服务接口发送的信号状态进行判断并输出连接状态信号到所述载波侦测模块、所述位宽编码器和所述位宽解码器。
[0022]在一个优选例中，所述载波检测模块用于对从所述不归零就反向解码器接收的数据信号进行检测以获取载波状态信号和接收错误状态。
[0023]本申请还公开了一种基于FPGA的百兆光物理层的装置包括：
[0024]多个如前文描述的基于FPGA的百兆光物理层，所述多个百兆光物理层分别通过介质独立接口耦合到用户内部逻辑并通过物理介质相关子层服务接口耦合到电光转换接口；
[0025]交换机，所述多个百兆光物理层各自通过电光转换接口经由光纤连接线耦合到所述交换机。
[0026]相对于现有技术，本申请的基于FPGA的百兆光物理层至少具有以下有益效果：
[0027]针对某厂商开发一种16路百兆以太网的中继器，如果使用本专利提供的方案，直接在FPGA内部进行实现，则可以为该厂商节省16个ASIC的芯片成本，可以为该厂商节省16个ASIC的芯片PCB设计，而且降低了PCB的面积，降低了PCB设计难度，只需要满足一颗FPGA芯片的供电即可，降低了整体功耗。
[0028]本说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个
问题，本说明书上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的百兆光物理层，其特征在于，包括：耦合到介质独立接口的物理编码子层，所述物理编码子层包括位宽编码器、并
‑
串转换模块、串
‑
并转换模块、位宽解码器和载波侦测模块，其中，所述位宽编码器耦合到所述介质独立接口和所述并
‑
串转换模块，所述位宽解码器耦合到所述介质独立接口和所述串
‑
并转换模块，所述载波侦测模块耦合到所述介质独立接口、位宽编码器和位宽解码器；和耦合到物理介质相关子层服务接口的物理介质附着子层，所述物理介质附着子层包括不归零就反向编码器、不归零就反向解码器、连接控制器、数据恢复模块和载波检测模块，其中，所述不归零就反向编码器耦合到所述并
‑
串转换模块，所述连接控制器耦合到所述载波侦测模块，所述不归零就反向解码器耦合到所述串
‑
并转换模块、载波检测模块和数据恢复模块，所述数据恢复模块耦合到所述物理介质相关子层服务接口。2.根据权利要求1所述的基于FPGA的百兆光物理层，其特征在于，所述位宽编码器用于将从所述介质独立接口接收的第一位宽的数据信号转换为第二位宽的数据信号并发送到所述并
‑
串转换模块，所述并
‑
串转换模块用于将第二位宽的数据信号串行的发送到所述不归零就反向编码器并发送数据发射信号到所述载波侦测模块。3.根据权利要求2所述的基于FPGA的百兆光物理层，其特征在于，所述第一位宽为4比特，所述第二位宽为5比特。4.根据权利要求1所述的基于FPGA的百兆光物理层，其特征在于，所述串
‑
并转换模块用于将从所述不归零就反向解码器接收的数据信号以第三位宽并行的发送...

【专利技术属性】
技术研发人员：苏鲁阳，文华武，徐国，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：