热插拔保护电路及板卡制造技术

本实用新型专利技术涉及热插拔技术领域，公开了一种热插拔保护电路及板卡，所述热插拔电路包括第一MOS管以及第二MOS管；其中，所述第一MOS管的源极与被保护的第一IO连接，所述第一MOS管的栅极与使能信号端连接，所述第一MOS管的漏极与所述第二MOS管的漏极连接；所述第二MOS管的栅极与所述第一MOS管的栅极连接，所述第二MOS管的源极与第二IO连接。本实用新型专利技术实施例提供的一种热插拔保护电路及板卡，能够防止板卡在热插拔时IO上电时序错误。卡在热插拔时IO上电时序错误。卡在热插拔时IO上电时序错误。

【技术实现步骤摘要】
热插拔保护电路及板卡


[0001]本技术涉及热插拔
，特别是涉及一种热插拔保护电路及板卡。

技术介绍

[0002]对于机框式设备，各模块板卡都需要支持插拔更换，甚至要求带电热插拔，在插拔过程中，对于模块间的互连IO，主要存在以下几方面的影响：IO上电时序错误，在板卡插入后的很短时间内，由于新模块的系统供电不会马上开始工作，所以板内芯片系统还没有供电，但外部互连IO已经存在来自其他模块的电压，这就导致了IO先于芯片系统上电的问题。很多芯片都要求芯片上电前IO不能有电平过来，否则该电平会倒灌到芯片供电，引起上电时序错误，甚至损坏芯片IO。
[0003]为了解决上述问题，目前基本上是采用长短针+TVS(Transient Voltage Suppressor，瞬态电压抑制二极管)来进行规避。其中，长短针是把连接器的GND引脚做得比其他信号引脚长，这样在插入时，地线会首先连上，在拔出时地线最后脱离，以实现在信号线接触前平衡两边系统的电平，避免只有信号线相连的情况，防止ESD和浪涌冲击损坏IO。
[0004]采用长短针+TVS的方式，虽然对由于两边板卡的系统电平或者静电积累不平衡导致的ESD和浪涌冲击有显著的改善效果，但对于一些具有热插拔功能，并且有电源缓启功能的板卡，长短针的设计并不能有效地防止IO上电时序错误的问题。

技术实现思路

[0005]本技术实施例所要解决的技术问题是：提供一种热插拔保护电路及板卡，防止板卡在热插拔时IO上电时序错误。
[0006]为了解决上述技术问题，第一方面，本技术实施例提供一种热插拔保护电路，包括第一MOS管以及第二MOS管；其中，
[0007]所述第一MOS管的源极与被保护的第一IO连接，所述第一MOS管的栅极与使能信号端连接，所述第一MOS管的漏极与所述第二MOS管的漏极连接；
[0008]所述第二MOS管的栅极与所述第一MOS管的栅极连接，所述第二MOS管的源极与第二IO连接。
[0009]作为一个优选方案，所述热插拔保护电路还包括第一二极管；其中，所述第一二极管的负极与所述第二IO连接，所述第一二极管的正极接地。
[0010]作为一个优选方案，所述热插拔保护电路还包括双二极管钳位电路；其中，所述双二极管钳位电路的第一端与所述第二IO连接，所述双二极管钳位电路的第二端接地，所述双二极管钳位电路的第三端与电压源连接。
[0011]作为一个优选方案，所述热插拔保护电路还包括第一压敏电阻；其中，所述第一压敏电阻的一端与所述第二IO连接，所述第一压敏电阻的另一端接地。
[0012]作为一个优选方案，所述热插拔保护电路还包括第一电阻；其中，所述第一MOS管的栅极通过所述第一电阻与所述使能信号端连接。
[0013]作为一个优选方案，所述热插拔保护电路还包括第三MOS管、第四MOS管以及第五MOS管；其中，
[0014]所述第三MOS管的栅极通过所述第一电阻与所述使能信号端连接，所述第三MOS管的源极接地，所述第三MOS管的漏极与所述第五MOS管的栅极连接；
[0015]所述第四MOS管的栅极与所述第三MOS管的漏极连接，所述第四MOS管的源极与所述第一IO连接，所述第四MOS管的漏极与所述第五MOS管的漏极连接；
[0016]所述第五MOS管的源极与所述第二IO连接。
[0017]作为一个优选方案，所述热插拔保护电路还包括第二电阻；其中，所述第三MOS管的漏极通过所述第二电阻与所述第二IO连接。
[0018]作为一个优选方案，所述热插拔保护电路还包括第三电阻、第二二极管以及第三二极管；其中，
[0019]所述第三电阻的一端与所述第三MOS管的漏极连接，所述第三电阻的另一端与所述第二二极管的负极连接；
[0020]所述第二二极管的正极与所述第一IO连接；
[0021]所述第三二极管的正极与所述第二IO连接，所述第三二极管的负极与所述第三电阻的另一端连接。
[0022]作为一个优选方案，所述第一MOS管为NMOS管，所述第二MOS管为NMOS管，所述第三MOS管为NMOS管，所述第四MOS管为PMOS管，所述第五MOS管为PMOS管。
[0023]为了解决上述技术问题，第二方面，本技术实施例提供一种板卡，所述板卡包括如第一方面任一项所述的热插拔保护电路。
[0024]与现有技术相比，本技术提供的一种热插拔保护电路及板卡，其有益效果在于：通过MOS管实现板内IO(第一IO)和对外IO(第二IO)的隔离，能够防止板卡在热插拔时IO上电时序错误；适用于热插拔的IO上电时序控制，能够保护IO不被ESD打坏，避免IO先于芯片系统供电上电；同时也适用于板内或者板间的不同芯片系统的互连IO上电时序控制，能够避免不同芯片系统由于上电时序不同、上下电控制不同等原因导致的IO上电异常、台阶、不单调等问题，提高芯片系统的可靠性。
附图说明
[0025]为了更清楚地说明本技术实施例的技术特征，下面将对本技术实施例中所需要使用的附图做简单地介绍，显而易见地，下面所描述的附图仅仅是本技术的一些实施例，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本技术提供的一种热插拔保护电路的第一实施例的电路示意图；
[0027]图2是本技术提供的一种热插拔保护电路的第二实施例的电路示意图；
[0028]图3是本技术提供的一种热插拔保护电路的第三实施例的电路示意图；
[0029]图4是本技术提供的一种热插拔保护电路的第四实施例的电路示意图；
[0030]图5是本技术提供的一种热插拔保护电路的第五实施例的电路示意图；
[0031]图6是本技术提供的一种热插拔保护电路的第六实施例的电路示意图；
[0032]图7是本技术提供的一种热插拔保护电路的上电时序示意图。
具体实施方式
[0033]为了对本技术的技术特征、目的、效果有更加清楚的理解，下面结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例仅用于说明本技术，但是不用来限制本技术的保护范围。基于本技术的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的其他实施例，都应属于本技术的保护范围。
[0034]在本技术的描述中，应当理解的是，本文中的编号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有顺序或者技术含义，不能理解为规定或者暗示所描述的对象的重要性。
[0035]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种热插拔保护电路，其特征在于，包括第一MOS管以及第二MOS管；其中，所述第一MOS管的源极与被保护的第一IO连接，所述第一MOS管的栅极与使能信号端连接，所述第一MOS管的漏极与所述第二MOS管的漏极连接；所述第二MOS管的栅极与所述第一MOS管的栅极连接，所述第二MOS管的源极与第二IO连接。2.根据权利要求1所述的热插拔保护电路，其特征在于，还包括第一二极管；其中，所述第一二极管的负极与所述第二IO连接，所述第一二极管的正极接地。3.根据权利要求1所述的热插拔保护电路，其特征在于，还包括双二极管钳位电路；其中，所述双二极管钳位电路的第一端与所述第二IO连接，所述双二极管钳位电路的第二端接地，所述双二极管钳位电路的第三端与电压源连接。4.根据权利要求1所述的热插拔保护电路，其特征在于，还包括第一压敏电阻；其中，所述第一压敏电阻的一端与所述第二IO连接，所述第一压敏电阻的另一端接地。5.根据权利要求1至4任一项所述的热插拔保护电路，其特征在于，还包括第一电阻；其中，所述第一MOS管的栅极通过所述第一电阻与所述使能信号端连接。6.根据权利要求5所述的热插拔保护电路，其特征在于，还包括第三MOS管、第四MOS管以及第五MOS管；其中，所述第三M...

【专利技术属性】
技术研发人员：李金明，
申请(专利权)人：普联国际有限公司，
类型：新型
国别省市：