本申请提供了一种基于形状记忆聚合物的电子器件的其制备工艺。该制备工艺包括电路加工，所述电路加工包括提供形状记忆聚合物薄膜(3)，所述形状记忆聚合物薄膜(3)的材料为热塑性形状记忆聚合物。在所述形状记忆聚合物薄膜(3)上蒸镀铬和/或钛，形成连接层(4)。在所述连接层(4)上蒸镀铜、金、铂中的至少一者，形成电路层(5)。通过正胶光刻的方法图案化所述电路层(5)。相比于现有技术中在形状记忆聚合物薄膜中制备凹槽铺设导线的方式，本申请采用蒸镀的方法，在薄膜上制备电路层作为导线，方法简单，精度较高。精度较高。精度较高。
【技术实现步骤摘要】
基于形状记忆聚合物的电子器件的制备工艺
[0001]本申请涉及先进制造
，尤其涉及一种基于形状记忆聚合物的电子器件的制备工艺。
技术介绍
[0002]近年来，结合柔性电子技术的三维微结构，在生物医学器件、能量收集系统、光电子学、微机电系统等领域有着广泛的应用，是国内外研究的热点。使用热塑性形状记忆聚合物制造智能材料、织物、电子包装、智能医药器件、高功率三维天线等多种实用性三维微结构也是一种新趋势。
[0003]热塑性形状记忆聚合物屈曲诱导三维微结构组装方法的提出为三维微结构的精确组装提供了一种可靠的制备途径。该方法通过预拉伸基底的释放，使部分粘贴其上的二维薄膜在压缩应变作用下发生后屈曲变形，形成三维微结构。利用热塑性形状记忆聚合物的特点，将屈曲变形后的结构加热到玻璃化转变温度，之后进行冷却，屈曲变形后的三维维结构得以固定。利用该种方法制造三维微电子器件，其制备工艺应具备如下特征：(1)结构层数较少，要尽可能轻薄，利于三维组装；(2)加工过程温度不能过高，尽可能不引入残余应力；(3)电路要尽可能精细，并且导线具有良好的导电性。
[0004]基于前面介绍可以发现，形状记忆聚合物平面电路加工工艺具有较高要求，如何制备二维薄膜结构上精细的导线、电路是三维器件完成预期功能的关键。当前的技术方法需要先在形状记忆聚合物表面制备相应尺寸的凹糟，凹槽一般通过离子刻蚀或者激光进行制备，之后填充碳纳米管或者液态金属来充当电路的导电物，最后利用多层的设计将电路进行封装，局限于二维结构。
[0005]形状记忆聚合物表面制备相应尺寸凹糟的方法较为复杂，很难保证较高的精度。另外制备凹槽会导致结构整体厚度变厚影响后续进行的三维结构自组装。在加工过程中的温升会引入残余应力，在结构转印之后，结构会由于残余应力而变形，影响结构精度。
技术实现思路
[0006]为了改善或解决
技术介绍
中提到的至少一个问题，本申请提供了一种基于形状记忆聚合物的电子器件的制备工艺。
[0007]上述形状记忆聚合物的电子器件的制备工艺包括电路加工，所述电路加工包括：
[0008]提供形状记忆聚合物薄膜，所述形状记忆聚合物薄膜的材料为热塑性形状记忆聚合物；
[0009]在所述形状记忆聚合物薄膜上蒸镀铬和/或钛，形成连接层；
[0010]在所述连接层上蒸镀铜、金、铂中的至少一者，形成电路层；以及
[0011]通过正胶光刻的方法图案化所述电路层。
[0012]在至少一个实施方式中，在所述连接层的蒸镀过程中，所述连接层的蒸镀厚度为20微米至40微米。
[0013]在至少一个实施方式中，在所述连接层的蒸镀过程中，所述连接层的蒸镀速率为0.05埃/秒至0.2埃/秒，用于蒸镀所述连接层的真空腔的腔内温度低于40℃。
[0014]在至少一个实施方式中，在所述电路层的蒸镀过程中，所述电路层的蒸镀厚度为400微米至1000微米。
[0015]在至少一个实施方式中，在所述电路层的蒸镀过程中，所述电路层的蒸镀速率为0.5埃/秒至2埃/秒，用于蒸镀所述电路层的真空腔的腔内温度低于50℃。
[0016]在至少一个实施方式中，所述电路加工还包括：
[0017]提供施主基底，所述施主基底包括硅片；
[0018]在所述施主基底上设置水溶性牺牲层；以及
[0019]在蒸镀所述连接层之前，将所述形状记忆聚合物薄膜设置于所述水溶性牺牲层上，
[0020]所述制备工艺还包括电路转印，通过所述电路转印能够将所述形状记忆聚合物薄膜、所述连接层和所述电路层形成的组合体从所述施主基底转印至受主基底，所述电路转印包括：
[0021]将包括所述施主基底、所述水溶性牺牲层和所述组合体的电子器件置入水中，随后捞出；
[0022]提供所述受主基底；以及
[0023]将所述组合体转印于所述受主基底。
[0024]在至少一个实施方式中，所述水的温度为50至65℃，包括所述施主基底、所述水溶性牺牲层和所述组合体的所述电子器件置入水中的时间为1分钟至2分钟。
[0025]在至少一个实施方式中，所述电路转印还包括：
[0026]提供水溶性胶带；
[0027]在包括所述施主基底、所述水溶性牺牲层和所述组合体的电子器件从水中捞出后，将所述水溶性胶带粘在所述组合体上；以及
[0028]将所述组合体转印于所述受主基底，滴水溶解所述水溶性胶带。
[0029]在至少一个实施方式中，所述制备工艺还包括电子器件的组装，所述电子器件的组装包括：
[0030]提供预拉伸平台；
[0031]在所述组合体转印于所述受主基底之前，将所述受主基底以拉伸的状态固定于所述预拉伸平台，所述受主基底包括硅胶；以及
[0032]在所述组合体转印于所述受主基底以后，释放所述预拉伸平台。得到屈曲变形的组合体。
[0033]对屈曲变形的所述组合体加热然后冷却固形，对所述组合体的加热温度超过所述形状记忆聚合物薄膜的热转变温度。
[0034]本申请提供的基于形状记忆聚合物的电子器件的制备工艺使得电子器件的结构层数较少、轻薄，便于电子器件的三位组装。相比于现有技术中在形状记忆聚合物薄膜中制备凹槽铺设导线的方式，本申请采用蒸镀的方法，在薄膜上制备电路层作为导线，方法简单，精度较高。
附图说明
[0035]图1示出了根据本申请实施方式的基于形状记忆聚合物的电子器件的电路加工后的结构示意图。
[0036]图2示出了根据本申请实施方式的基于形状记忆聚合物的电子器件的电路转印后的结构示意图。
[0037]图3示出了根据本申请实施方式的基于形状记忆聚合物的电子器件的三维组装前的结构示意图。
[0038]图4示出了图3的电子器件的三维组装后的结构示意图。
[0039]附图标记说明
[0040]1施主基底；2水溶性牺牲层；3形状记忆聚合物薄膜；4连接层；5电路层；6受主基底；7组合体。
具体实施方式
[0041]下面参照附图描述本申请的示例性实施方式。应当理解，这些具体的说明仅用于示教本领域技术人员如何实施本申请，而不用于穷举本申请的所有可行的方式，也不用于限制本申请的范围。
[0042]本申请提供了基于形状记忆聚合物的电子器件的制备工艺可以包括电路加工、电路转印和电子器件的组装，可以在形状记忆聚合物薄膜表面制备出高精度电路，并通过转印及组装将薄膜屈曲成三维器件，实现了电子器件的高精度制造。
[0043]本申请中提到的热塑性形状记忆聚合物可以为例如环氧树脂E44经过固化剂聚醚胺D230固化后的产物，或者其他转变温度低于100℃的热塑性形状记忆聚合物。
[0044]以单片电子器件为例，如图1所示，电路加工后，电子器件可以包括施主基底1、水溶性牺牲层2、形状记忆聚合物薄膜3、连接层4和电路层5。
[0045]基于形状记忆聚合物的电路加工可以包括，在施主基底1上设置水溶性牺牲层2，施本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于形状记忆聚合物的电子器件的制备工艺，其特征在于，所述制备工艺包括电路加工，所述电路加工包括：提供形状记忆聚合物薄膜(3)，所述形状记忆聚合物薄膜(3)的材料为热塑性形状记忆聚合物；在所述形状记忆聚合物薄膜(3)上蒸镀铬和/或钛，形成连接层(4)；在所述连接层(4)上蒸镀铜、金、铂中的至少一者，形成电路层(5)；以及通过正胶光刻的方法图案化所述电路层(5)。2.根据权利要求1所述的制备工艺，其特征在于，在所述连接层(4)的蒸镀过程中，所述连接层(4)的蒸镀厚度为20微米至40微米。3.根据权利要求1所述的制备工艺，其特征在于，在所述连接层(4)的蒸镀过程中，所述连接层(4)的蒸镀速率为0.05埃/秒至0.2埃/秒，用于蒸镀所述连接层(4)的真空腔的腔内温度低于40℃。4.根据权利要求1所述的制备工艺，其特征在于，在所述电路层(5)的蒸镀过程中，所述电路层(5)的蒸镀厚度为400微米至1000微米。5.根据权利要求1所述的制备工艺，其特征在于，在所述电路层(5)的蒸镀过程中，所述电路层(5)的蒸镀速率为0.5埃/秒至2埃/秒，用于蒸镀所述电路层(5)的真空腔的腔内温度低于50℃。6.根据权利要求1所述的制备工艺，其特征在于，所述电路加工还包括：提供施主基底(1)，所述施主基底(1)包括硅片；在所述施主基底(1)上设置水溶性牺牲层(2)；以及在蒸镀所述连接层(4)之前，将所述形状记忆聚合物薄膜(3)设置于所述水溶性牺牲层(2)上，所述制备工艺还包括电路转印，通过所述电路转印能够将所述形状...
【专利技术属性】
技术研发人员：张一慧，籍梓垚，宋洪烈，庞文博，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。