一种无结型自耗尽晶体管及其制备方法技术

本申请涉及晶体管领域，公开了一种无结型自耗尽晶体管及其制备方法，其中，所述器件包括衬底、外延层、与外延层掺杂类型相同的第一多晶硅层、与外延层掺杂类型相反的第二多晶硅层、源极层、第一金属层、第二金属层和绝缘材料；所述器件的制备方法包括：在衬底的第一表面上形成外延层，在外延层的沟槽内形成第一多晶硅层和第二多晶硅层，在外延层上形成源极层，在第一衬底的第二表面上形成第一金属层，在第二多晶硅层和源极层上形成第二金属层。申请的器件的第一多晶硅层可以通过电荷平衡实现耐压，第二多晶硅层可以通过自耗尽形成耐压，无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。功率密度高。功率密度高。

【技术实现步骤摘要】
一种无结型自耗尽晶体管及其制备方法


[0001]本申请涉及晶体管领域，尤其是涉及一种无结型自耗尽晶体管及其制备方法。

技术介绍

[0002]垂直MOS场效应晶体管（VMOSFET）具有垂直导电性，由于漏极是从芯片的背面引出，所以ID不是沿芯片水平流动，而是自重掺杂N+区(源极S)出发，经过P沟道流入轻掺杂N
‑
漂移区，最后垂直向下到达漏极D。
[0003]相关技术的垂直MOS场效应晶体管的N型外延层内设有P阱区（P well），由于垂直MOS场效应晶体管的电子迁移率主要受掺杂浓度的影响， 30V以下的产品的N型外延层的掺杂浓度本身就很高，若在N型外延层内进行P掺杂来形成P阱区，外延层的掺杂浓度就会更高，杂质散射严重会导致迁移率降低。此外，相关技术的垂直MOS场效应晶体管中，还需要在P阱区内设置N+源区，N+源区与P阱区之间、P阱区与N型外延层之间形成两个背靠背的pn结，pn结会引起闩锁效应，降低垂直MOS场效应晶体管的雪崩耐量、电子迁移率和功率密度。

技术实现思路

[0004]为了提高垂直MOS场效应晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无结型自耗尽晶体管，其特征在于，包括：衬底（10），所述衬底（10）包括第一表面（11）和与第一表面（11）相对的第二表面（12）；设于所述衬底（10）第一表面（11）上的的外延层（20），所述外延层（20）设有若干个沟槽（21）；设于所述沟槽（21）内的多晶硅（30），所述多晶硅（30）包括设于沟槽（21）底部第一多晶硅层（31）和设于第一多晶硅层（31）上的第二多晶硅层（32），所述第一多晶硅层（31）的掺杂类型与外延层（20）的掺杂类型相同，所述第二多晶硅层（32）的掺杂类型与外延层（20）的掺杂类型相反；源极层（40），所述源极层（40）与沟槽（21）交替设置；设于所述衬底（10）第二表面（12）上的第一金属层（50）；设于所述源极层（40）和所述第二多晶硅层（32）上的第二金属层（60）；其中，所述第一多晶硅层（31）与所述第二多晶硅层（32）之间、所述第一多晶硅层（31）与所述外延层（20）之间、所述第二多晶硅层（32）与所述外延层（20）之间、所述第二多晶硅层（32）与所述第二金属层（60）之间均具有绝缘材料隔开，且所述沟槽（21）之间的距离以及所述第二多晶硅层（32）侧壁绝缘材料的厚度足以形成柵极之间的自耗尽作用。2.如权利要求1所述的无结型自耗尽晶体管，其特征在于，所述第一多晶硅层（31）的掺杂浓度为10
18
~10
21 ion/cm3，所述第二多晶硅层（32）的掺杂浓度为10
18
~10
21 ion/cm3；所述第一多晶硅层（31）的高度与所述第二多晶硅层（32）的高度相等或不等；所述第一多晶硅层（31）与所述第二金属层（60）短接；或者，所述第一多晶硅层（31）与栅极短接。3.如权利要求1所述的无结型自耗尽晶体管，其特征在于，所述外延层（20）由掺杂浓度不均匀的半导体材料制成；或者，所述外延层（20）由多层不同掺杂浓度的半导体材料组成；所述源极层（40）的掺杂类型与所述外延层（20）的掺杂类型相同，所述源极层（40）的掺杂浓度为10
14
~10
16 ions/cm3。4.如权利要求1所述的无结型自耗尽晶体管，其特征在于，所述第二隔离层（74）的图形由所述沟槽（21）的槽开口的图形重叠界定，所述源极层（40） 的图形与所述第二隔离层（74）的图形互补界定，以形成柵极之间的自耗尽；所述第二隔离层（74）的图形由所述沟槽（21）的槽开口的图形重叠界定，所述源极层（40） 的图形与所述第二隔离层（74）的图形互补界定，以形成柵极之间的自耗尽。5.如权利要求1~4任一项所述的无结型自耗尽晶体管，其特征在于，所述无结型自耗尽晶体管应用于Si型功率元器件，或者应用于SiC型功率元器件。6.一种无结型自耗尽晶体管的制备方法，用于制备如权利要求1~5任一项所述的无结型自耗尽晶体管，其特征在于，包括以下步骤：在衬底（10）的第一表面（11）上形成外延层（20），所述外延层（20）设有若干个沟槽（21）；在所述沟槽（21）的底部形成掺杂类型与外延层（20）相同的第一多晶硅层（31），其中，所述第一多晶硅层（31）和外延层（20）之间具有绝缘材料；在所述第一多晶硅层（31）上形成掺杂类型与外延层（20）相反的第二多晶硅层（32），其中，所述第一多晶硅层（31）和第二多晶硅层（32）之间具有绝缘材料，且所述第二多晶硅层
（32）和外延层（20）之间具有绝缘材料；在所述外延层...

【专利技术属性】
技术研发人员：任炜强，
申请(专利权)人：深圳真茂佳半导体有限公司，
类型：发明
国别省市：