芯片接合薄膜及切割芯片接合薄膜制造技术

提供芯片接合薄膜及切割芯片接合薄膜。本发明专利技术的芯片接合薄膜含有丙烯酸类树脂、酚醛树脂及填料，前述填料的比表面积为5m2/g以上且100m2/g以下，前述填料相对于前述丙烯酸类树脂的含有质量比大于0且为1.50以下。脂的含有质量比大于0且为1.50以下。

【技术实现步骤摘要】
芯片接合薄膜及切割芯片接合薄膜


[0001]本专利技术涉及芯片接合薄膜及切割芯片接合薄膜。

技术介绍

[0002]以往，已知在半导体装置的制造中，为了得到芯片接合用的半导体芯片而使用切割芯片接合薄膜(例如专利文献1)。
[0003]前述切割芯片接合薄膜具备在基材层上层叠有粘合剂层的切割带、和可剥离地层叠在该切割带的粘合剂层上的芯片接合层(芯片接合薄膜)。
[0004]作为使用前述切割芯片接合薄膜得到芯片接合用的半导体芯片(die)的方法，已知在专利文献1中采用具有如下工序的方法：半切割工序，为了通过割断处理将半导体晶圆加工成芯片(die)而在半导体晶圆上形成槽；背面研磨工序，对半切割工序后的半导体晶圆进行磨削而减薄厚度；安装工序，将背面研磨工序后的半导体晶圆的一面(与电路面处于相反侧的面)贴附于芯片接合层从而将半导体晶圆固定于切割带；扩展工序，使经半切割加工的半导体芯片彼此的间隔扩大；切口维持工序，维持半导体芯片彼此的间隔；拾取工序，将芯片接合层与粘合剂层之间剥离，在贴附有芯片接合层的状态下取出半导体芯片。
[0005]在前述拾取工序中，在贴附有芯片接合层的状态下取出的半导体芯片(以下也称为带芯片接合层的半导体芯片)被粘接于作为被粘物的布线基板。前述带芯片接合层的半导体芯片在粘接于前述布线基板之后，通过引线接合等在规定温度(例如150℃)下与前述布线基板电连接。前述带芯片接合层的半导体芯片及前述布线基板在通过引线接合等电连接的状态下使用密封树脂进行密封之后(模制之后)，在规定温度(例如175℃)下使该密封树脂固化，由此制成半导体封装体。
[0006]之后，前述半导体封装体通过规定温度(例如260℃)下的软钎焊而与母板电连接，从而制成半导体装置。
[0007]此外，近年来，进一步要求前述半导体装置及前述半导体封装体的高性能化、薄型化及小型化。作为用于满足该要求的对策，开发了将前述带芯片接合层的半导体芯片构成为薄型，将多层该构成为薄型的前述带芯片接合层的半导体芯片层叠成阶梯状的方案，即，使构成为薄型的前述带芯片接合层的半导体芯片以三维的方式进行安装，从而实现前述半导体封装体的高密度集成化、进而实现前述半导体装置的高密度集成化。
[0008]现有技术文献
[0009]专利文献
[0010]专利文献1：日本特开2019
‑
9203号公报

技术实现思路

[0011]专利技术要解决的问题
[0012]但是，有时会在前述布线基板的表面与前述芯片接合层的表面之间、前述芯片接合层的表面与前述半导体芯片的表面之间产生空隙(void)。
[0013]前述空隙虽然在使前述密封树脂以规定温度固化的期间能够一定程度上加以去除，但是，如果在前述布线基板等的表面与前述芯片接合层的表面之间产生的空隙较多，则有时在使前述密封树脂固化的期间无法将前述空隙充分去除。
[0014]于是，如果无法将前述空隙充分去除，则在前述空隙内除了存在空气以外还存在空气中的水分，因此，前述半导体封装体内的水分量变得较多。这样的情况下，在用于将前述半导体封装体和前述母板电连接的规定温度(例如260℃)下的软钎焊中，由前述半导体封装体内的前述水分气化导致的体积膨胀的程度变大，因此，会因该大的体积膨胀而导致前述半导体封装体内的压力大幅升高。其结果，存在产生如下现象的担心：由于该大的压力升高而造成前述半导体封装体被破坏的现象(所谓的爆米花现象)。
[0015]然而，对于充分抑制在前述芯片接合层(芯片接合薄膜)与布线基板等之间残留空隙而言，尚不能说进行了充分的研究。
[0016]因此，本专利技术的课题在于，提供能够相对地抑制与布线基板等之间残留空隙的芯片接合薄膜、及具备前述芯片接合薄膜的切割芯片接合薄膜。
[0017]用于解决问题的方案
[0018]本专利技术的芯片接合薄膜含有丙烯酸类树脂、酚醛树脂及填料，
[0019]前述填料的比表面积为5m2/g以上且100m2/g以下，
[0020]前述填料相对于前述丙烯酸类树脂的含有质量比大于0且为1.50以下。
[0021]在前述芯片接合薄膜中，
[0022]优选吸水率为0.22质量％以下。
[0023]在前述芯片接合薄膜中，
[0024]优选波长1000nm下的平行透过率的值相对于波长250nm下的平行透过率的值之比为2100以上且4500以下。
[0025]在前述芯片接合薄膜中，
[0026]优选前述芯片接合薄膜的厚度相对于前述填料的平均粒径之比为5以上且150以下。
[0027]本专利技术的切割芯片接合薄膜具备：
[0028]在基材层上层叠有粘合剂层的切割带；和
[0029]在前述切割带的前述粘合剂层上层叠的芯片接合层，
[0030]前述芯片接合层为上述任意的芯片接合薄膜。
附图说明
[0031]图1为示出本专利技术的一个实施方式的切割芯片接合薄膜的构成的截面图。
[0032]图2A为示意性地示出半导体集成电路的制造方法中的半切割加工的情形的截面图。
[0033]图2B为示意性地示出导体集成电路的制造方法中的半切割加工的情形的截面图。
[0034]图2C为示意性地示出半导体集成电路的制造方法中的背面研磨加工的情形的截面图。
[0035]图2D为示意性地示出半导体集成电路的制造方法中的背面研磨加工的情形的截面图。
[0036]图3A为示意性地示出半导体集成电路的制造方法中的安装工序的情形的截面图。
[0037]图3B为示意性地示出半导体集成电路的制造方法中的安装工序的情形的截面图。
[0038]图4A为示意性地示出半导体集成电路的制造方法中的低温下的扩展工序的情形的截面图。
[0039]图4B为示意性地示出半导体集成电路的制造方法中的低温下的扩展工序的情形的截面图。
[0040]图4C为示意性地示出半导体集成电路的制造方法中的低温下的扩展工序的情形的截面图。
[0041]图5A为示意性地示出半导体集成电路的制造方法中的常温下的扩展工序的情形的截面图。
[0042]图5B为示意性地示出半导体集成电路的制造方法中的常温下的扩展工序的情形的截面图。
[0043]图6为示意性地示出半导体集成电路的制造方法中的切口维持工序的情形的截面图。
[0044]图7为示意性地示出半导体集成电路的制造方法中的拾取工序的情形的截面图。
[0045]附图标记说明
[0046]1 基材层
[0047]2 粘合剂层
[0048]3 芯片接合层
[0049]10 切割带
[0050]20 切割芯片接合薄膜
[0051]G 背面研磨带
[0052]H 保持件
[0053]J 吸附夹具
[0054]P 销构件
[0055]R 切割环
[0056]T 晶圆加工用带
...

【技术保护点】

【技术特征摘要】
1.一种芯片接合薄膜，其含有丙烯酸类树脂、酚醛树脂及填料，所述填料的比表面积为5m2/g以上且100m2/g以下，所述填料相对于所述丙烯酸类树脂的含有质量比大于0且为1.50以下。2.根据权利要求1所述的芯片接合薄膜，其中，吸水率为0.22质量％以下。3.根据权利要求1或2所述的芯片接合薄膜，其中，波长1000nm下的平行透过率的值相对于波长250nm下...

【专利技术属性】
技术研发人员：畠山义治，大西谦司，吉田直子，木村雄大，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：