一种高效ECT系统技术方案

本实用新型专利技术提供一种高效ECT系统，属于ETC技术领域，包括测量系统，测量系统包括FPGA模块，FPGA模块内部设置有嵌入式处理器、DDS模块和数字PSD模块，该FPGA模块还设置有接口，接口包括GPIO接口、DAC接口、ADCs接口和从属FIFO接口，DDS模块输出端分别与DAC接口和数字PSD模块相连，数字PSD模块输出端与从属FIFO接口相连，该数字PSD模块输入端与ADCs接口输出端相连。因为通过各种接口与外界连接，需要较高的处理速度，通过FPGA模块本身的可编程逻辑性能可实现硬件加速的效果，而系统中的通道切换等操作是典型的顺序执行方式，因此需要由嵌入式处理器完成，将嵌入式处理器与FPGA模块结合使用应用于ECT的测量系统，可以达到提高整个系统性能的目的。统性能的目的。统性能的目的。

【技术实现步骤摘要】
一种高效ECT系统


[0001]本技术属于ETC
，尤其是涉及一种高效ECT系统。

技术介绍

[0002]ECT(电容层析成像)技术是根据被测物质各相具有不同的介电常数，当各相组分分布或浓度分布发生变化时，将引起混合流体等价介电常数发生变化，从而使测量电极对间的电容值发生变化，在此基础上，利用相应的图像重建算法重建被测物场的介电分布图。ECT技术已被应用于气液两相流空隙率测量及流型识别、流化床气固两相浓度分布可视化、气力输送、火焰可视化、冻土水分迁移过程的可视化等多个领域。
[0003]完整的ECT系统由电容阵列传感器、测量系统和成像计算机组成。但现有技术中的ECT的测量系统性能较差，占用逻辑资源多，执行速度慢，影响了整个ECT系统的性能。

技术实现思路

[0004]本技术要解决的问题是提供一种高效ECT系统。
[0005]为解决上述技术问题，本技术采用的技术方案是：一种高效ECT系统，包括测量系统，所述测量系统包括FPGA模块，所述FPGA模块内部设置有嵌入式处理器、DDS模块和数字PSD模块，该FPGA模块还设置有接口，所述接口包括GPIO接口、DAC接口、ADCs接口和从属FIFO接口，所述DDS模块输出端分别与DAC接口和数字PSD模块相连，所述数字PSD模块输出端与从属FIFO接口相连，该数字PSD模块输入端与ADCs接口输出端相连。
[0006]所述DAC接口与DAC相连，所述ADCs接口与ADCs相连，所述从属FIFO接口与USB内的从属FIFO相连，USB通过USB接口与主机相连。
[0007]传感器通过接口与测量系统相连。
[0008]所述FPGA模块为Spartan
‑
3/6FPGA。
[0009]所述嵌入式处理器为MicroBlaze。
[0010]所述USB为Cypress EZ
‑
USB。
[0011]由于采用上述技术方案，本技术Spartan
‑
3/6FPGA模块内部的嵌入式处理器—MicroBlaze，只需占用很少逻辑资源，执行速度却可达到40MIPS以上。
[0012]本技术的优势是将嵌入式处理器与FPGA模块结合起来，获得较以往更高的整体性能，因为通过各种接口与外界连接，需要较高的处理速度，通过FPGA模块本身的可编程逻辑性能可实现硬件加速的效果，而系统中的通道切换等操作是典型的顺序执行方式，FPGA模块本身的可编程逻辑性能是并行处理结构，因此需要由嵌入式处理器完成，因此将嵌入式处理器与FPGA模块结合使用应用于ECT的测量系统，可以达到提高整个系统性能的目的。
附图说明
[0013]下面通过参考附图并结合实例具体地描述本技术，本技术的优点和实现
方式将会更加明显，其中附图所示内容仅用于对本技术的解释说明，而不构成对本技术的任何意义上的限制，在附图中：
[0014]图1是本技术的结构框图
[0015]图中：
[0016]1、FPGA模块
ꢀꢀꢀꢀꢀꢀꢀ
2、嵌入式处理器
ꢀꢀꢀꢀ
3、DDS模块
[0017]4、数字PSD模块
ꢀꢀꢀꢀ
5、GPIO接口
ꢀꢀꢀꢀꢀꢀꢀꢀ
6、DAC接口
[0018]7、ADCs接口
ꢀꢀꢀꢀꢀꢀꢀ
8、从属FIFO接口
ꢀꢀꢀꢀ
9、DAC
[0019]10、ADCs
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11、USB
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12、从属FIFO
[0020]13、USB接口
ꢀꢀꢀꢀꢀꢀꢀ
14、主机
具体实施方式
[0021]如图1所示，本技术一种高效ECT系统，包括测量系统，测量系统包括FPGA模块1，FPGA模块1内部设置有嵌入式处理器2、DDS模块3和数字PSD模块4，该FPGA模块1还设置有接口，接口包括GPIO接口5、DAC接口6、ADCs接口7和从属FIFO接口8，DDS模块3输出端分别与DAC接口6和数字PSD模块4相连，数字PSD模块4输出端与从属FIFO接口8相连，该数字PSD模块4输入端与ADCs接口7输出端相连，DAC接口6与DAC 9相连，ADCs接口7与ADCs 10相连，从属FIFO接口8与USB11内的从属FIFO 12相连，USB 11通过USB接口13与主机14相连，传感器通过接口与测量系统相连，FPGA模块1为Spartan
‑
3/6FPGA，嵌入式处理器2为MicroBlaze，USB 11为Cypress EZ
‑
USB。
[0022]本技术Spartan
‑
3/6FPGA模块内部的嵌入式处理器—MicroBlaze，只需占用很少逻辑资源，执行速度却可达到40MIPS以上。
[0023]本技术将嵌入式处理器与FPGA模块结合起来，获得较以往更高的整体性能，因为通过各种接口与外界连接，需要较高的处理速度，通过FPGA模块本身的可编程逻辑性能可实现硬件加速的效果，而系统中的通道切换等操作是典型的顺序执行方式，FPGA模块本身的可编程逻辑性能是并行处理结构，因此需要由嵌入式处理器完成，因此将嵌入式处理器与FPGA模块结合使用应用于ECT的测量系统，可以达到提高整个系统性能的目的。
[0024]以上对本技术的实施例进行了详细说明，但所述内容仅为本技术的较佳实施例，不能被认为用于限定本技术的实施范围。凡依本技术范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高效ECT系统，其特征在于：包括测量系统，所述测量系统包括FPGA模块，所述FPGA模块内部设置有嵌入式处理器、DDS模块和数字PSD模块，该FPGA模块还设置有接口，所述接口包括GPIO接口、DAC接口、ADCs接口和从属FIFO接口，所述DDS模块输出端分别与DAC接口和数字PSD模块相连，所述数字PSD模块输出端与从属FIFO接口相连，该数字PSD模块输入端与ADCs接口输出端相连。2.根据权利要求1所述的高效ECT系统，其特征在于：所述DAC接口与DAC相连，所述ADCs接口与ADCs相连，所述...

【专利技术属性】
技术研发人员：张彦醒，
申请(专利权)人：天津有仪科技有限公司，
类型：新型
国别省市：