存储器及其读、写、擦除方法技术

本申请提供一种存储器及其读、写、擦除方法。该存储器包括H个沿第一方向平行设置的存储面，存储面以第二方向延伸，存储面包括M列存储串，存储串以第三方向延伸，第一方向、第二方向和第三方向均不同；H和M均为大于零的整数；一个存储串包括：依次连接的N行忆阻存储单元、N条字线、选通晶体管、选通线、位线、公共源线，所有存储串中最后一行的忆阻存储单元均与公共源线连接，公共源线通过参考电阻接参考电位。本申请可以提升存储器的使用性能。本申请可以提升存储器的使用性能。本申请可以提升存储器的使用性能。

【技术实现步骤摘要】
存储器及其读、写、擦除方法


[0001]本申请涉及集成电路技术，尤其涉及一种存储器及其读、写、擦除方法。

技术介绍

[0002]忆阻器全称记忆电阻器(Memristor)，是一类具有记忆功能的电阻器，也是构建存储器的重要元器件。在基于忆阻器构建多种存储器时，为了便于对忆阻器进行控制，通常引入1个与忆阻器串联的场效应晶体管，以构成1个晶体管(Transistor)、1个忆阻器(Resistor)串联组成的1T1R单元作为存储器中的基本存储单元，再将多个1T1R存储单元排列成二维阵列，以构成具有一定存储容量的存储器。
[0003]但是随着对存储器存储容量的要求提高，现有的存储器的存储容量已经不能满足要求，因此，如何提高存储器的存储容量，依然是亟待解决的问题。

技术实现思路

[0004]本申请提供一种存储器及其读、写、擦除方法，用以提高存储器的存储容量。
[0005]一方面，本申请提供一种存储器，包括：
[0006]H个沿第一方向平行设置的存储面，所述存储面以第二方向延伸，所述存储面包括M列存储串，所述存储串以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：H个沿第一方向平行设置的存储面，所述存储面以第二方向延伸，所述存储面包括M列存储串，所述存储串以第三方向延伸，所述第一方向、所述第二方向和所述第三方向均不同；H和M均为大于零的整数；一个所述存储串包括：依次连接的N行忆阻存储单元，N为大于零的整数；N条字线，一个所述字线连接一个所述忆阻存储单元，所述字线用于接收字线电压，不同所述存储串中属于同一行的所述忆阻存储单元接收同一个字线电压；选通晶体管，所述选通晶体管的源极与第一行的所述忆阻存储单元连接；选通线，与所述选通晶体管的栅极连接，用于接收选通电压，一个存储面中所有选通晶体管接收同一个选通电压；位线，与所述选通晶体管的漏极相连，用于接收位线电压，不同存储面中处于同一列的选通晶体管接收同一个位线电压；还包括：公共源线，所有所述存储串中最后一行的忆阻存储单元均与所述公共源线连接，所述公共源线通过参考电阻接参考电位。2.根据权利要求1所述的存储器，其特征在于，所述忆阻存储单元包括一个晶体管和一个忆阻器，所述忆阻器的第一端与所述晶体管的源极连接，所述忆阻器的第二端与同一存储串中所有忆阻器的第二端均相连，所述晶体管的源极与同存储串中相邻晶体管的漏极相连，且所述存储串中处于最后一行的晶体管的源极与所述公共源线相连；所述字线与所述晶体管的栅极连接。3.根据权利要求2所述的存储器，其特征在于，当欲读取忆阻存储单元位于第i存储面中第j存储串的第k行时，所述第j存储串中位线处的电压为位线有效电压；且，除所述第j存储串和与所述第j存储串属于同列的存储串之外的所有存储串中位线处的电压均为位线无效电压；且，所述第i存储面中所有选通晶体管导通，除所述第i存储面的所有存储面中选通晶体管均截止；当k等于1时，所述欲读取忆阻存储单元中的晶体管导通，除所述欲读取忆阻存储单元的所有忆阻存储单元中的晶体管均无电流形成；其中，当k等于1时，所述欲读取忆阻存储单元与所述选通晶体管连接；当k大于1时，在第1个读取周期时所述第j存储串中第1行至第k
‑
1行的忆阻存储单元包含的晶体管均先导通，在第2个读取周期时所述第j存储串第1行至第k行的晶体管被导通，且除所述第j存储串中第1行至第k行忆阻存储单元外的所有忆阻存储单元中的晶体管均无电流形成；i、j和k均为大于零的整数，且i小于或等于H，j小于或等于M，k小于或等于N。4.根据权利要求2所述的存储器，其特征在于，当欲读取忆阻存储单元位于第i存储面中第j存储串的第1行至第n行时，所述第j存储串中位线处的电压为位线有效电压；且，除所述第j存储串和与所述第j存储串属于同列的存储串之外的所有存储串中位线处的电压均为位线无效电压；且，所述第i存储面中所有选通晶体管导通，除所述第i存储面的所有存储面中选通晶
体管均截止；所述欲读取忆阻存储单元中的晶体管依次导通；i、j和n均为大于零的整数，且i小于或等于H，j小于或等于M，n大于1且小于或等于N。5.根据权利要求2所述的存储器，其特征在于，当欲写入忆阻存储单元位于第i存储面中第j存储串的第k行时，所述公共源线处和所述第j存储串对应的位线处具有电平差，所述第j存储串中第1行至第k行对应的每个字线具有字线电平，所述电平差和所述第j存储串中第1行至第k行对应的字线电平用于导通所述第j存储串中第1行至第k行忆阻存储单元的晶体管；且，所述第j存储串中除所述第1行至第k行忆阻存储单元外的所有忆阻存储单元中的晶体管均无电流形成，除所述第j存储串之外的所有存储串中的晶体管均无电流形成；且，所述第i存储面中所有选通晶体管导通，除所述第i存储面的所有存储面中选通晶体管均截止；i、j和k均为大于零的整数，且i小于或等于H，j小于或等于M，k小于或等于N。6.根据权利要求2所述的存储器，其特征在于，当欲擦除存储串为第i存储面中第j存储串时，所述公共源线处和所述第j存储串对应的位线处具有电平差，所述电平差和所述第j存储串中每个字线的字线电平用于导通所述第j存储串中所有的晶体管；且，所述第i存储面中所有选通晶体管导通，除所述第i存储面的所有存储面中选通晶体管均截止；且，除所述第i存储面中第j存储串之外的所有存储串中的晶体管中均无电流形成；i和j均为大于零的整数，且i小于或等于H，j小于或等于M。7.一种存储器读取方法，应用于如权利要求1
‑
6任一项所述的存储器，当欲读取忆阻存储单元位于第i存储面中第j存储串的第k行时，其特征在于，包括：在所述第j存储串中位线处输入位线有效电压；所述存储器中除所述第j存储串和与所述第j存储串属于同列的存储串之外的所有存储串中位线处均输入位线无效电压；导通所述第i存储面中的所有选通晶体管，并截止所述存储器中除所述第i存储面的所有存储面中的选通晶体管；开始读取前，使得所述存储器包含的所有忆阻存储单元中的晶体管均无电流形成；开始读取后，当k等于1时，导通所述欲读取忆阻存储单元中的晶体管；开始读取后，当k大于1时，在第1个读取周期时导通所述第i存储面中第j存储串中第1行至第...

【专利技术属性】
技术研发人员：郭令仪，沈灵，李琛，段杰斌，余学儒，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：