本发明专利技术提供了一种显示基板、掩膜版及显示装置，涉及显示技术领域。其中，显示基板的相邻像素单元中相邻的同色子像素的发光层为一体结构；像素单元中，第一子像素所占面积最大，呈两行两列排列的四个像素单元为一个像素单元组，像素单元组中，每个像素单元中的第一子像素靠近所在的像素单元组的几何中心设置。本发明专利技术中，相邻像素单元中相邻的同色子像素可通过一个掩膜图形开口形成，对于占比最大的第一子像素，可以四个第一子像素的发光层通过一个掩膜图形开口形成，如此，可使掩膜版的开口尺寸增大，使相邻子像素间的间隙不再受限于掩膜版精度，提高了开口率，且降低了掩膜版精度要求，进而降低了子像素蒸镀难度，显示装置寿命等参数相应提高。数相应提高。数相应提高。
【技术实现步骤摘要】
一种显示基板、掩膜版及显示装置
[0001]本专利技术涉及显示
，特别是涉及一种显示基板、掩膜版及显示装置。
技术介绍
[0002]随着显示技术的快速发展，人们追求显示屏的分辨率越来越高，目前针对于高分辨率的像素排列方式为借色方式(SPR，Sub Pixel Rendering)，如图1和图2所示。其中，相邻的像素单元01会共用R(红色)子像素或B(蓝色)子像素。然而，此种像素排列方式会造成亮暗线宽度不同，物理分辨率不足等缺点。
[0003]Real RGB像素排列方式可解决目前SPR算法存在的问题，图3为现有的一种Real RGB像素排列方式，其中，子像素不存在被像素单元01共用的情况。但是，在通过FMM(Fine Metal Mask，精细金属掩膜版)蒸镀子像素时，由于FMM的精度问题，要求子像素间距不能过小，因而当Real RGB像素排列方式用于高分辨率显示时，子像素的开口率会急剧下降，显示屏寿命等参数也会大幅下降。
技术实现思路
[0004]本专利技术提供一种显示基板、掩膜版及显示装置，以解决现有的Real RGB像素排列方式用于高分辨率显示时，导致子像素开口率急剧下降，显示屏寿命等参数大幅下降的问题。
[0005]为了解决上述问题，本专利技术公开了一种显示基板，包括阵列排布的多个像素单元，相邻所述像素单元中相邻的同色子像素的发光层为一体结构；
[0006]在所述像素单元中，第一颜色的第一子像素所占面积最大，呈两行两列排列的四个所述像素单元为一个像素单元组，多个所述像素单元组阵列排布，在所述像素单元组中，每个所述像素单元中的所述第一子像素靠近所在的所述像素单元组的几何中心设置。
[0007]可选地，所述第一子像素的形状包括至少一个直角顶点，所述直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。
[0008]可选地，所述第一子像素的形状为直角三角形，所述直角三角形的直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。
[0009]可选地，所述直角三角形为等腰直角三角形。
[0010]可选地，所述第一子像素的形状为1/2弓形，所述1/2弓形的直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。
[0011]可选地，所述1/2弓形为1/2半圆弓形。
[0012]可选地，所述第一子像素的形状为矩形，所述矩形的任一直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。
[0013]可选地，所述矩形为正方形。
[0014]可选地，所述像素单元还包括第二颜色的第二子像素和第三颜色的第三子像素。
[0015]可选地，所述第一颜色的第一子像素为蓝色子像素，所述第二颜色的第二子像素
为红色子像素，所述第三颜色的第三子像素为绿色子像素。
[0016]为了解决上述问题，本专利技术还公开了一种掩膜版，用于制备上述的显示基板，所述掩膜版包括多个分立的掩膜图形开口，所述掩膜图形开口用于形成相邻所述像素单元中相邻的同色子像素的发光层。
[0017]可选地，所述同色子像素为蓝色子像素。
[0018]可选地，所述同色子像素为红色子像素。
[0019]可选地，所述同色子像素为绿色子像素。
[0020]为了解决上述问题，本专利技术还公开了一种显示装置，包括上述显示基板。
[0021]与现有技术相比，本专利技术包括以下优点：
[0022]在本专利技术实施例中，相邻像素单元中相邻的同色子像素的发光层为一体结构，因此，在制备时可以通过一个掩膜图形开口形成，对于面积占比最大的第一颜色的第一子像素，可以四个第一子像素的发光层通过一个掩膜图形开口形成，如此，可使掩膜版上的掩膜图形开口的尺寸增大，相邻子像素之间的间隙可以减小，相邻子像素之间的间隙不再受限于掩膜版精度，从而提高了显示基板的分辨率和开口率。并且，在本专利技术实施例中，至少两个子像素的发光层为一体结构，也即是掩膜版的一个掩膜图形开口可以制备至少两个子像素，如此，降低了掩膜版的精度要求，进而降低了子像素的蒸镀工艺难度，显示装置的良率相应提高，使得显示装置的寿命等参数也相应提高。
附图说明
[0023]图1示出了现有的一种显示基板的像素排布示意图；
[0024]图2示出了现有的另一种显示基板的像素排布示意图；
[0025]图3示出了现有的又一种显示基板的像素排布示意图；
[0026]图4示出了本专利技术实施例一的一种显示基板的像素排布示意图；
[0027]图5示出了本专利技术实施例一的另一种显示基板的像素排布示意图；
[0028]图6示出了本专利技术实施例一的第三种显示基板的像素排布示意图；
[0029]图7示出了本专利技术实施例一的第四种显示基板的像素排布示意图；
[0030]图8示出了本专利技术实施例一的第五种显示基板的像素排布示意图；
[0031]图9示出了本专利技术实施例一的第六种显示基板的像素排布示意图；
[0032]图10示出了本专利技术实施例一的第七种显示基板的像素排布示意图；
[0033]图11示出了本专利技术实施例一的第八种显示基板的像素排布示意图；
[0034]图12示出了本专利技术实施例一的第九种显示基板的像素排布示意图；
[0035]图13示出了本专利技术实施例一的第十种显示基板的像素排布示意图；
[0036]图14示出了本专利技术实施例一的第十一种显示基板的像素排布示意图；
[0037]图15示出了本专利技术实施例一的第十二种显示基板的像素排布示意图；
[0038]图16示出了本专利技术实施例一的第十三种显示基板的像素排布示意图；
[0039]图17示出了本专利技术实施例一的第十四种显示基板的像素排布示意图；
[0040]图18示出了本专利技术实施例一的第十五种显示基板的像素排布示意图；
[0041]图19示出了本专利技术实施例二的一种掩膜版的示意图；
[0042]图20示出了本专利技术实施例二的另一种掩膜版的示意图；
[0043]图21示出了本专利技术实施例二的又一种掩膜版的示意图。
具体实施方式
[0044]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0045]实施例一
[0046]图4示出了本专利技术实施例一的一种显示基板的像素排布示意图，参照图4，显示基板包括阵列排布的多个像素单元10，相邻所述像素单元10中相邻的同色子像素的发光层为一体结构。
[0047]在所述像素单元10中，第一颜色的第一子像素11所占面积最大，呈两行两列排列的四个所述像素单元为一个像素单元组100，多个所述像素单元组100阵列排布，在所述像素单元组100中，每个所述像素单元10中的所述第一子像素11靠近所在的所述像素单元组100的几何中心C设置。
[0048]在本专利技术实施例中，相邻像素单元10中相邻的同色子像素的发光层为一体结构，因此，本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种显示基板，其特征在于，包括阵列排布的多个像素单元，相邻所述像素单元中相邻的同色子像素的发光层为一体结构；在所述像素单元中，第一颜色的第一子像素所占面积最大，呈两行两列排列的四个所述像素单元为一个像素单元组，多个所述像素单元组阵列排布，在所述像素单元组中，每个所述像素单元中的所述第一子像素靠近所在的所述像素单元组的几何中心设置。2.根据权利要求1所述的显示基板，其特征在于，所述第一子像素的形状包括至少一个直角顶点，所述直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。3.根据权利要求2所述的显示基板，其特征在于，所述第一子像素的形状为直角三角形，所述直角三角形的直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。4.根据权利要求3所述的显示基板，其特征在于，所述直角三角形为等腰直角三角形。5.根据权利要求2所述的显示基板，其特征在于，所述第一子像素的形状为1/2弓形，所述1/2弓形的直角顶点靠近所述第一子像素所在的所述像素单元组的几何中心设置。6.根据权利要求5所述的显示基板，其特征在于，所述1/2弓形为1/2半圆弓形。7.根据权利要求2所述的显示基板，其特征在于，所述第一子...
【专利技术属性】
技术研发人员：祝文秀，赵辉，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。