基于飞腾处理器的数据存储方法、系统及存储主板技术方案

本发明专利技术提供一种基于飞腾处理器的数据存储方法，应用于嵌入式存储芯片上，所述嵌入式存储芯片板贴于所述飞腾处理器，所述嵌入式存储芯片电连接所述飞腾处理器，所述嵌入式存储芯片包括控制器、闪存以及缓存；所述方法包括：接收所述飞腾处理器传输的存储信号，所述存储信号携带有待处理数据，所述存储信号用于指示所述嵌入式存储芯片存储所述待处理数据；通过所述控制器将所述存储信号发送至所述闪存和/或所述缓存；及通过所述闪存和/或所述缓存基于所述存储信号存储所述待处理数据。本发明专利技术实施例通过板贴于飞腾处理器上的嵌入式存储芯片能够快速进行数据存储，数据存储效率高；且数据存储容量大。数据存储容量大。数据存储容量大。

【技术实现步骤摘要】
基于飞腾处理器的数据存储方法、系统及存储主板


[0001]本专利技术实施例涉及芯片
，尤其涉及一种基于飞腾处理器的数据存储方法、系统及存储主板。

技术介绍

[0002]随着信息技术的发展，信息化时代对于大数据存储的需求也随之提高。目前，国内大部分计算机产品中应用的CPU（Central Processing Unit / Processor，中央处理器）的存储盘设计采用的是国外的CPU芯片结合国外的存储芯片实现数据的存储。由于芯片留有后门，国外的存储芯片应用到国产的计算机系统中，信息的安全性和保密性难以得到保证。因此，国产化CPU芯片应运而生，比如飞腾处理器。
[0003]现有的飞腾处理器的存储盘通常集成有用于实现数据存储的PCIe传输数据差分引脚对，但现有的飞腾处理器的存储盘集成的PCIe传输数据差分引脚对的数量有限，导致现有的飞腾处理器的存储盘无法满足信息化时代对于数据的大容量存储和快速存储的需求。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供了一种基于飞腾处理器的数据存储方法、系统及存储主板，用于解决现有的飞腾处理器的存储盘存储容量小、存储效率低的问题。
[0005]本专利技术实施例是通过下述技术方案来解决上述技术问题：本专利技术提供一种基于飞腾处理器的数据存储方法，应用于嵌入式存储芯片上，所述嵌入式存储芯片板贴于所述飞腾处理器，所述嵌入式存储芯片电连接所述飞腾处理器，所述嵌入式存储芯片包括控制器、闪存以及缓存；所述方法包括：接收所述飞腾处理器传输的存储信号，所述存储信号携带有待处理数据，所述存储信号用于指示所述嵌入式存储芯片存储所述待处理数据；通过所述控制器将所述存储信号发送至所述闪存和/或所述缓存；及通过所述闪存和/或所述缓存基于所述存储信号存储所述待处理数据。
[0006]可选地，所述嵌入式存储芯片包括多组第一PCIe传输数据差分引脚对，所述飞腾处理器包括多组第二PCIe传输数据差分引脚对和多组第三PCIe传输数据差分引脚对；所述第二PCIe传输数据差分引脚对与第一数量的第一PCIe传输数据差分引脚对一一对应，所述多组第三PCIe传输数据差分引脚对与第二数量的第一PCIe传输数据差分引脚对一一对应；所述方法还包括：预先通过所述多组第二PCIe传输数据差分引脚对与第一数量的第一PCIe传输数据差分引脚对之间的第一对应关系，以及所述多组第三PCIe传输数据差分引脚对与第二数量的第一PCIe传输数据差分引脚对之间的第二对应关系，构建所述嵌入式存储芯片与所述飞腾处理器之间的信号传输通道。
[0007]可选地，所述控制器、所述闪存以及所述缓存通过BGA技术封装于所述嵌入式存储
芯片内。
[0008]可选地，所述嵌入式存储芯片通过外接的供电电路连接外部电源，所述供电电路用于向所述嵌入式存储芯片供电；在所述接收所述飞腾处理器传输的存储信号之前，所述方法还包括：通过所述控制器接收所述供电电路的第一输出接口传输的第一电压；通过所述闪存接收所述供电电路的第二输出接口传输的第二电压；及通过所述缓存接收所述供电电路的第三输出接口传输的第三电压。
[0009]可选地，所述第一电压、所述第二电压以及所述第三电压为所述供电电路中的电压时序控制电路根据预设上电时序向所述嵌入式存储芯片传输的电压。
[0010]可选地，所述供电电路包括第一供电电路以及第二供电电路，所述第一供电电路用于传输所述第一电压至所述控制器以及传输所述第二电压至所述闪存，所述第二供电电路用于传输所述第三电压至所述缓存；所述第一供电电路连接有一个或多个用于储能的第一去耦电容和一个或多个用于储能的第二去耦电容；所述第二供电电路连接有一个或多个用于储能的第三去耦电容；所述方法还包括：若所述供电电路与所述嵌入式存储芯片断开连接，则通过所述控制器接收所述第一去耦电容提供的第四电压；通过所述闪存接收所述第二去耦电容提供的第五电压；及通过所述缓存接收所述第三去耦电容提供的第六电压。
[0011]本专利技术实施例还提供一种基于飞腾处理器的数据存储系统，应用于嵌入式存储芯片上，所述嵌入式存储芯片板贴于所述飞腾处理器，所述嵌入式存储芯片电连接所述飞腾处理器，所述嵌入式存储芯片包括控制器、闪存以及缓存；所述系统包括：接收模块，用于接收所述飞腾处理器传输的存储信号，所述存储信号携带有待处理数据，所述存储信号用于指示所述嵌入式存储芯片存储所述待处理数据；发送模块，用于通过所述控制器将所述存储信号发送至所述闪存和/或所述缓存；及存储模块，用于通过所述闪存和/或所述缓存基于所述存储信号存储所述待处理数据。
[0012]本专利技术还提供一种基于飞腾处理器的存储主板，包括：所述飞腾处理器；以及嵌入式存储芯片，板贴于所述飞腾处理器，所述嵌入式存储芯片连接所述飞腾处理器；所述嵌入式存储芯片包括控制器、闪存和缓存，所述控制器连接所述闪存和所述缓存；所述嵌入式存储芯片用于存储所述飞腾处理器传输的待处理数据。
[0013]可选地，所述嵌入式存储芯片设置有四组第一PCIe传输数据差分引脚对；所述飞腾处理器设有两组第二PCIe传输数据差分引脚对和两组第三PCIe传输数据差分引脚对；其中两组第一PCIe传输数据差分引脚对分别一一对应于所述两组第二PCIe传输数据差分引脚对，且其中两组第一PCIe传输数据差分引脚对分别与对应的第二PCIe传输数据差分引脚对通信连接，以实现信号传输；另外两组第一PCIe传输数据差分引脚对分别一
一对应于所述两组第三PCIe传输数据差分引脚对，且另外两组第一PCIe传输数据差分引脚对分别与对应的第三PCIe传输数据差分引脚对通信连接，以实现信号传输。
[0014]可选地，所述嵌入式存储芯片还包括总线控制器，所述控制器连接所述总线控制器；所述闪存包括Flash控制器和Flash闪存芯片阵列；所述Flash控制器分别与所述Flash闪存芯片阵列和所述总线控制器连接；所述缓存包括DRAM控制器和DDR3 DRAM存储阵列；所述DRAM控制器分别与所述DDR3 DRAM存储阵列和所述总线控制器连接。
[0015]本专利技术实施例提供的基于飞腾处理器的数据存储方法，嵌入式存储芯片板贴于飞腾处理器上，嵌入式存储芯片安装在飞腾处理器上所占的空间小，抗震性好；嵌入式存储芯片集成化程度高，且通过飞腾处理器结合嵌入式存储芯片对数据进行存储，增大了数据存储的容量，提高了数据存储的效率，能够满足信息化时代对于数据的大容量存储和快速存储的需求。
[0016]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。
附图说明
[0017]图1为本专利技术实施例一之基于飞腾处理器的数据存储方法的步骤流程图；图1
‑
1为本专利技术实施例一之所述嵌入式存储芯片的结构示意图；图1
‑
2为本专利技术实施例一之通过BGA技术封装的嵌入式存储芯片的效果图；图2为本专利技术实施例一之基于飞腾处理器的数据存储方法中为所述嵌入式存储芯片上电的步骤流程图；图3为本专利技术实施例一之基于飞腾处理器的数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于飞腾处理器的数据存储方法，其特征在于，应用于嵌入式存储芯片上，所述嵌入式存储芯片板贴于所述飞腾处理器，所述嵌入式存储芯片电连接所述飞腾处理器，所述嵌入式存储芯片包括控制器、闪存以及缓存；所述方法包括：接收所述飞腾处理器传输的存储信号，所述存储信号携带有待处理数据，所述存储信号用于指示所述嵌入式存储芯片存储所述待处理数据；通过所述控制器将所述存储信号发送至所述闪存和/或所述缓存；及通过所述闪存和/或所述缓存基于所述存储信号存储所述待处理数据。2.根据权利要求1所述的基于飞腾处理器的数据存储方法，其特征在于，所述嵌入式存储芯片包括多组第一PCIe传输数据差分引脚对，所述飞腾处理器包括多组第二PCIe传输数据差分引脚对和多组第三PCIe传输数据差分引脚对；所述第二PCIe传输数据差分引脚对与第一数量的第一PCIe传输数据差分引脚对一一对应，所述多组第三PCIe传输数据差分引脚对与第二数量的第一PCIe传输数据差分引脚对一一对应；所述方法还包括：预先通过所述多组第二PCIe传输数据差分引脚对与第一数量的第一PCIe传输数据差分引脚对之间的第一对应关系，以及所述多组第三PCIe传输数据差分引脚对与第二数量的第一PCIe传输数据差分引脚对之间的第二对应关系，构建所述嵌入式存储芯片与所述飞腾处理器之间的信号传输通道。3.根据权利要求1所述的基于飞腾处理器的数据存储方法，其特征在于，所述控制器、所述闪存以及所述缓存通过BGA技术封装于所述嵌入式存储芯片内。4.根据权利要求1所述的基于飞腾处理器的数据存储方法，其特征在于，所述嵌入式存储芯片通过外接的供电电路连接外部电源，所述供电电路用于向所述嵌入式存储芯片供电；在所述接收所述飞腾处理器传输的存储信号之前，所述方法还包括：通过所述控制器接收所述供电电路的第一输出接口传输的第一电压；通过所述闪存接收所述供电电路的第二输出接口传输的第二电压；及通过所述缓存接收所述供电电路的第三输出接口传输的第三电压。5.根据权利要求4所述的基于飞腾处理器的数据存储方法，其特征在于，所述第一电压、所述第二电压以及所述第三电压为所述供电电路中的电压时序控制电路根据预设上电时序向所述嵌入式存储芯片传输的电压。6.根据权利要求5所述的基于飞腾处理器的数据存储方法，其特征在于，所述供电电路包括第一供电电路以及第二供电电路，所述第一供电电路用于传输所述第一电压至所述控制器以及传输所述第二电压至所述闪存，所述第二供电电路用于传输所述第三电压至所述缓存；所述第一供电电路连接有一个或多个用...

【专利技术属性】
技术研发人员：李修录，尹善腾，朱小聪，吴健全，
申请(专利权)人：深圳市安信达存储技术有限公司，
类型：发明
国别省市：