多控制器通信方法、装置、计算机设备和存储介质制造方法及图纸

本申请涉及一种多控制器通信方法、装置、计算机设备和存储介质。所述方法包括：主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。采用本方法能够实现多控制器的通信方法，解决主从控制器通信问题。题。题。

【技术实现步骤摘要】
多控制器通信方法、装置、计算机设备和存储介质


[0001]本申请涉及通信控制
，特别是涉及一种多控制器通信方法、装置、计算机设备和存储介质。

技术介绍

[0002]一套存储设备常常包含了多个存储控制器，以包括四个存储控制器的存储设备为例，如图1所示，在该存储设备中包括了A控制器、B控制器、C控制器、D控制器。
[0003]多个存储控制器之前存在主从关系，当多个存储控制器正常工作时，多个存储控制器之间协同工作时需要进行通信。例如，在主控制器与执行单元之间，控制命令需要实时传达至执行单元，而状态信息需要快速反馈至主控制器。控制器间的相互通信通常采用总线方式实现，比如232、485、CAN、Ethernet等等，其接口一般都是利用设备中CPU自带的硬件资源。因此，CPU需要花费大量的运行时间去管理，整个通信协议的实现过程较为复杂，进而导致通信数据的实时性、总线带宽利用率都难于控制。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种能够多控制器通信方法、装置、计算机设备和存储介质。
[0005]一方面，提供一种多控制器通信方法，多控制器包括1个主控制器和至少1个从控制器，所述方法包括：主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。
[0006]在其中一个实施例中，多控制器通过通信总线互连。
[0007]在其中一个实施例中，所述的通信总线包括CLK时钟线和DATA数据线，均为双向通信。
[0008]在其中一个实施例中，主控制器发送同步时钟信号包括：主控制器发送时钟信号，并在时钟信号的下降沿发送同步信号，所述同步信号包括帧头以及主控制器标识。
[0009]在其中一个实施例中，主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收，包括：在时钟信号的下降沿，主控制器或从控制器将需要同步的数据传输至DATA数据线；在时钟信号的上升沿，主控制器或从控制器从DATA数据线接收所述需要同步的数据。
[0010]在其中一个实施例中，在时钟信号的下降沿，主控制器或从控制器将需要同步的
数据传输至DATA数据线，包括：在第1个时钟信号下降沿至第N个时钟信号下降沿，主控制器将需要同步的数据传输至DATA数据线，N为大于1的正整数；在第N+1个时钟信号线下降沿至第2N个时钟信号下降沿，第一从控制器将需要同步的数据传输至DATA数据线；在第2N+1个时钟信号线下降沿至第3N个时钟信号下降沿，第二从控制器将需要同步的数据传输至DATA数据线；以此类推，直至所有M个从控制器将需要同步的数据传输至DATA数据线，M为大于等于1的正整数；在时钟信号的上升沿，主控制器或从控制器从DATA数据线接收所述需要同步的数据，包括：在第1个时钟信号上升沿至MN个时钟信号上升沿，主控制器或从控制器从DATA数据线接收所述需要同步的数据。
[0011]在其中一个实施例中，主控制器或从控制器在数据发送完成之后，将DATA数据线置为高阻态。
[0012]另一方面，提供了一种多控制器通信装置，所述装置包括：M+1个控制器、背板、通信总线，其中：M+1个控制器插在背板上，背板上不同的槽位有不同的标识信号，控制器可通过槽位标识信号识别当前插入的槽位以确定自身的标识，M+1个控制器之间通过通信总线连接。
[0013]再一方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。
[0014]又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。
[0015]上述多控制器通信方法、装置、计算机设备和存储介质，主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收，实现了多控制器的通信方法，解决主从控制器通信问题。
附图说明
[0016]图1为存储设备的结构示意图；图2为一个实施例中多控制器通信装置的结构示意图；
图3为一个实施例中多控制器通信方法的流程示意图；图4为一个实施例中计算机设备的内部结构图。
具体实施方式
[0017]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0018]在一个实施例中，提供了一种多控制器通信装置，所述装置包括：M+1个控制器、背板、通信总线，其中：M+1个控制器插在背板上，背板上不同的槽位有不同的标识信号，控制器可通过槽位标识信号识别当前插入的槽位以确定自身的标识，M+1个控制器之间通过通信总线连接。
[0019]具体的，如图2所示，以存储系统的4个控制器为例，依次将存储控制器定义为ABCD 四个控制器，四个存储器插在同一个背板上，背板上不同的槽位具有对应不同的的标识号，此槽位对应的标识号作为插入至该槽位的控制器的ID号；4个存储控制器对应4个ID号；4个存储控制器中仅有一个作为主控制器，其余3个作为从控制器。
[0020]在一个实施例中，如图2所示，提供了一种多控制器通信方法，并接续图2示出的多控制器进行示例，多控制器包括1个主控制器和3个从控制器，多控制器通信方法包括以下步骤：S1,主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；S2,从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；S3,主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。
[0021]在一个实施例中，多控制器通过通信总线互连。
[0022]在一个实施例中，所述的通信总线包括CLK时钟线和DATA数据线，均为双向通信。
[0023]具体的，ABCD四个控制器通过背板上的通信总线互连，通信总线包括两根信号线，即时钟线（CLK）和数据线（DATA） ；时钟线和数据线均为双向信号，且在背板上做上拉处理；主控制器的CLK作为控制器的输出信号，其它从控制器的CLK信号作为输入信号。
[0024]在一个实施例中，步骤S1中的主控制器发送同步时钟信号包括：S11,主控制器发送时钟信号，并在时钟信号的下降本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多控制器通信方法，多控制器包括1个主控制器和至少1个从控制器，其特征在于，所述方法包括：主控制器发送同步时钟信号，并开始对时钟的下降沿和上升沿计数；从控制器接收到所述同步时钟信号后开始对时钟的下降沿和上升沿计数；主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收。2.根据权利要求1所述的多控制器通信方法，其特征在于，多控制器通过通信总线互连。3.根据权利要求2所述的多控制器通信方法，其特征在于，所述的通信总线包括CLK时钟线和DATA数据线，均为双向通信。4.根据权利要求1所述的多控制器通信方法，其特征在于，主控制器发送同步时钟信号包括：主控制器发送时钟信号，并在时钟信号的下降沿发送同步信号，所述同步信号包括帧头以及主控制器标识。5.根据权利要求3所述的多控制器通信方法，其特征在于，主控制器、从控制器根据预设的规则，在下降沿或者上升沿进行数据的发送或接收，包括：在时钟信号的下降沿，主控制器或从控制器将需要同步的数据传输至DATA数据线；在时钟信号的上升沿，主控制器或从控制器从DATA数据线接收所述需要同步的数据。6.根据权利要求5所述的多控制器通信方法，其特征在于，在时钟信号的下降沿，主控制器或从控制器将需要同步的数据传输至DATA数据线，包括：在第1个时钟信号下降沿至第N个时钟信号下降沿，主控制器将需要同步的数据传输至DATA数据线，N为大于1的正整数；在第N+1个时钟信号线下降沿至第...

【专利技术属性】
技术研发人员：陈江，王超，韩舒，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：