一种基于VPX架构的数据处理系统技术方案

本实用新型专利技术为一种基于VPX架构的数据处理系统，将数据处理中的处理模块、交换模块和控制模块进行融合改进，形成了一款具有数据中心处理、数据交换和指令控制等功能的数据处理系统。本实用新型专利技术将以往的网络交换板、时序控制板、数据处理板进行了功能性整合，尺寸减小重量减轻，同时元器件规格缩减一半以上，制作成本也大幅减低。本也大幅减低。本也大幅减低。

【技术实现步骤摘要】
一种基于VPX架构的数据处理系统


[0001]本技术属于雷达数据处理领域，涉及一种基于VPX架构的数据处理系统。

技术介绍

[0002]随着科技的发展，雷达系统构造越发复杂，雷达系统中的数据处理分系统更是向“高、精、尖”方向发展。数据处理分系统相比以往设备，数据流速更高，数据节点更多，数据类型更复杂。数据处理分系统中多个组件单元可能会因为分系统信号完整性、体积重量、功耗和电磁兼容性的适应匹配，而合成为1个计算机整体。
[0003]现在电子信息装备中大多使用了国外的电子元器件，如CPU、DDR、DSP、FPGA等。国内能获得的器件大多属于国外工业、汽车级别，性能优越的军用级、宇航级器件是被禁止出口的。近期国外元器件因多方因素开始涨价、延长货期或禁运，对国内装备制造业造成影响。
[0004]近年来，有媒体报道出如Intel、ARM等公司设计的处理器，在设计时留有回调接口，可通过回调用户的过程数据和记录；一旦网络连接后，黑客可通过远程线程回传数据，进行监听。如此对国家和民众信息安全造成威胁。国内电子元器件发展缓慢，与国外同类别产品对比，性能、工艺均不是一个档次。2019年国外主推14nm和7nm工艺，国内最先进处理器为28nm工艺；原先一个指甲盖大小面积的国外集成电路所完成的功能任务，现在仅需要一个火柴盒大小的电路完成。国内元器件也因为限制较多(如时序、功耗方面)，提升了设计(电路设计不满足规则)、试验(时序、可靠性造成不稳定，反复)和使用成本(增加冗余、保护、修正等，甚至增加备件)。举例一个3U计算机主板，按同类功能性能进行升级替代，可能最终形成的板卡尺寸会变成6U或多块板卡，性能还会下降，可靠性会降低；给主板供电的电源可能需要提升1倍，计算机板散热还会增加困难。

技术实现思路

[0005]本技术解决的技术问题是：为了将数据处理的处理模块、交换模块和控制模块的相互关系更加紧密，空间体积更加紧凑，本技术设计一种基于VPX架构的数据处理系统，本系统将数据处理中的处理模块、交换模块和控制模块进行融合改进，形成了一款具有数据中心处理、数据交换和指令控制等功能的数据处理系统。本技术采用100％国产化器件进行设计，有助于摆脱对国外产品的依赖，提高信息安全。
[0006]本技术的技术方案是：一种基于VPX架构的数据处理系统，包括电源电路、DSP处理器、FPGA电路、以太网交换芯片、以太网协议收发器、CAN收发器、RS422电路、板级连接器P0、板级连接器P1和板级连接器P2；
[0007]所述电源电路从板级连接器P0汇入，经滤波转换后向系统供电；
[0008]所述DSP处理器和FPGA电路之间通过SRIO、EMIF、UART和GPIO接口进行通讯，完成不同信号接口的扩展；DSP处理器通过SGMII接口与以太网交换芯片进行网络交换通讯，以太网交换芯片中的8路SGMII信号从板级连接器P2引出，1路SGMII信号通过以太网协议收发
器转换为10/100/1000M BASE
‑
T网络信号，从板级连接器P2引出；DSP处理器外接数据存储器用于存储数据；FPGA通过DDR总线外接若干内存片，通过SPI总线外接串行存储器，通过EMIF总线外接程序存储器；
[0009]所述FPGA电路外接内存和串行存储器；FPGA电路的1路SRIO接口与DSP处理器通信，3路SRIO接口从板级连接器P1引出；FPGA电路从板级连接器P2引出的5路RS422总线和2路CAN接口分别通过板上的RS422收发器和CAN收发器完成信号转换；FPGA电路通过板级连接器P1和板级连接器P2上接入的GPIO接口向DSP处理器发送GPIO信号，形成UART、SRIO协议交换、CAN通讯的事件中断。
[0010]本技术进一步的技术方案是：所述系统中的时钟电路包括25MHz、100MHz和125MHz时钟，其中25MHz时钟供给DSP处理器的系统时钟、外设时钟、内存DDR时钟、以太网交换芯片的2路交换时钟、以太网交换芯片的主控时钟和FPGA的低速系统时钟，为单端输入供给；100MHz时钟作为FPGA电路的高速系统时钟，为单端输入；125MHz为DSP处理器的2路SRIO、1路SGMII和FPGA的4路GTX的时钟供给。
[0011]本技术进一步的技术方案是：所述DSP处理器选用FT
‑
M6678N高性能DSP处理器。
[0012]本技术进一步的技术方案是：所述FPGA电路型号为JFM7K325T。
[0013]本技术进一步的技术方案是：所述以太网交换芯片型号为JEM5396A。
[0014]本技术进一步的技术方案是：所述系统遵循VITA46架构标准进行设计。
[0015]本技术进一步的技术方案是：所述系统外部的导热外壳为前后2个壳，采用镁铝合金材料，经过CNC一体化机加工成型，经过微弧氧化处理，安装锁紧条和起拔器，贴好导热脚垫，通过螺钉安装固定在数据处理板上；印制板在机箱内使用导冷+风冷进行散热，导热外壳顶面设计散热齿，印制板上器件热量传导到锁紧条附近的导轨和导热外壳的散热齿上；导热外壳安装后将印制板上所有器件封死，起到一定的防尘和电磁兼容性；导热外壳顶部留有矩形航空连接器的调试口和调试指示灯，指示灯孔用有机导光柱填充，调试口可用金属板加螺钉固定密封。
[0016]本技术进一步的技术方案是：所述DSP处理器中的上电时序为：IO电源
‑
>内核电源和VDDQ(DDR IO电源)
‑
>Serdes内核电源(VDDP)、SerdesIO电源(VDDP15)。
[0017]本技术进一步的技术方案是：所述FPGA的上电时序为：内部内核电源
‑
>BANK接口电源和辅用电源
‑
>接口核心和差分对内核电源1
‑
>差分对内核电源2。
[0018]专利技术效果
[0019]本技术的技术效果在于：
[0020](1)尺寸和重量：现有设计将以往的网络交换板、时序控制板、数据处理板进行了功能性整合，从以前的3块或4块板卡整合成了1块板卡。按同尺寸、重量比较，本技术数据处理板板卡尺寸为160
×
100
×
24mm，如图5所示，以往板卡总和为现有数据处理板尺寸的3倍以上。本技术处理板重量为387g，以往板卡总和为现有数据处理板重量的3倍以上。
[0021](2)器件规格：本技术元器件规格为不超过200种，相较现有板卡，器件规格缩减一半以上。
[0022](3)成本：本技术成本(包含锁紧条、起拔器、导热壳)8.8万元，和现有相比，成本减少近一半。
[0023](4)国产化率：本技术国产化规格、数量和数费比率为100％，为全自主可控。以往的国内同级别功能性能的国产化率一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于VPX架构的数据处理系统，其特征在于，包括电源电路、DSP处理器、FPGA电路、以太网交换芯片、以太网协议收发器、CAN收发器、RS422电路、板级连接器P0、板级连接器P1和板级连接器P2；所述电源电路从板级连接器P0汇入，经滤波转换后向系统供电；所述DSP处理器和FPGA电路之间通过SRIO、EMIF、UART和GPIO接口进行通讯，完成不同信号接口的扩展；DSP处理器通过SGMII接口与以太网交换芯片进行网络交换通讯，以太网交换芯片中的8路SGMII信号从板级连接器P2引出，1路SGMII信号通过以太网协议收发器转换为10/100/1000M BASE
‑
T网络信号，从板级连接器P2引出；DSP处理器外接数据存储器用于存储数据；FPGA通过DDR总线外接若干内存片，通过SPI总线外接串行存储器，通过EMIF总线外接程序存储器；所述FPGA电路外接内存和串行存储器；FPGA电路的1路SRIO接口与DSP处理器通信，3路SRIO接口从板级连接器P1引出；FPGA电路从板级连接器P2引出的5路RS422总线和2路CAN接口分别通过板上的RS422收发器和CAN收发器完成信号转换；FPGA电路通过板级连接器P1和板级连接器P2上接入的GPIO接口向DSP处理器发送GPIO信号，形成UART、SRIO协议交换、CAN通讯的事件中断。2.如权利要求1所述的一种基于VPX架构的数据处理系统，其特征在于，所述系统中的时钟电路包括25MHz、100MHz和125MHz时钟，其中25MHz时钟供给DSP处理器的系统时钟、外设时钟、内存DDR时钟、以太网交换芯片的2路交换时钟、以太网交换芯片的主控时钟和FPGA的低速系统时钟，为单端输入供给；100MHz时钟作为FPGA电路的高速系统时钟，为单端输入；125MHz为DSP处理器的2路SRIO、1路SGMII和FPGA的4路GTX的时钟供给。3.如权...

【专利技术属性】
技术研发人员：运琛，郭敏，杨爱婷，王博，
申请(专利权)人：西安长远电子工程有限责任公司，
类型：新型
国别省市：