一种P型电子阻挡层结构及其LED外延结构和制备方法技术

本发明专利技术涉及发光二极管技术领域，具体涉及一种P型电子阻挡层结构及其外延结构和制备方法。所述P型电子阻挡层结构从下至上包括多周期的P型In

【技术实现步骤摘要】
一种P型电子阻挡层结构及其LED外延结构和制备方法


[0001]本专利技术涉及发光二极管
，具体涉及一种P型电子阻挡层结构及其LED外延结构和制备方法。

技术介绍

[0002]发光二极管(LED)是一种常用的发光器件，通过电子与空穴复合释放能量发光，它在照明领域应用广泛。发光二极管可高效地将电能转化为光能，在现代社会具有广泛的用途，如照明、平板显示、医疗器件等。随着LED技术不断发展，在其受到越来越广泛的应用的同时，也面临着越来越高的要求，尤其是LED的发光效率和抗静电性能。
[0003]目前，LED的发光效率仍然不高，特别是随着芯片尺寸的减小，电流密度越来越大，电子具有较低的有效质量和较高的迁移率，更容易从有源发光层溢出到P型层并与空穴复合，从而降低了发光效率。因此研究人员通常设计电子阻挡层，实现对电子的阻挡。但是电子阻挡层的设计使其与P型GaN层的材料界面产生了严重晶格失配和大的应力，使发光层具有较大的畸变，从而影响了LED的发光效率和抗静电性能。
[0004]因此，需对现有技术进一步改善。

技术实现思路

[0005]有鉴于此，有必要针对上述的问题，提供一种P型电子阻挡层结构及其LED外延结构和制备方法。能够改善电子阻挡层与P型GaN层之间晶格失配和应力过大的问题，从而提高LED的发光效率和抗静电性能。
[0006]为实现上述目的，本专利技术采取以下的技术方案：
[0007]第一方面，本专利技术提供一种P型电子阻挡层结构，所述P型电子阻挡层结构从下至上包括多周期的P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层和P型Al
a
Ga
b
N层，1＜n≤6。
[0008]进一步的，在上述P型电子阻挡层结构中，P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层中In组分含量随着周期数n的增加而减少，P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层中Al组分含量随着周期数n的增加而增加；a＞yn。
[0009]进一步的，在上述P型电子阻挡层结构中，In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的厚度随着周期数n的增加而增加；P型Al
a
Ga
b
N层的厚度大于P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的厚度。
[0010]进一步的，在上述P型电子阻挡层结构中，多周期的P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的总厚度为5～20nm，In组分为0
‑
15％。
[0011]进一步的，在上述P型电子阻挡层结构中，P型Al
a
Ga
b
N层的厚度为5～50nm，Al组分为0
‑
30％。
[0012]进一步的，在上述P型电子阻挡层结构中，P型电子阻挡层中掺杂Mg，Mg掺杂浓度为5E18/cm3～5E19/cm3。
[0013]第二方面，本专利技术提供一种LED外延结构，所述LED外延结构从下至上包括衬底、缓冲层、本征GaN层、N型GaN层、量子阱发光层、上述的P型电子阻挡层和P型GaN层。
[0014]进一步的，在上述LED外延结构中，所述衬底包括但不限于蓝宝石、蓝宝石ALN薄膜、GaN、硅、碳化硅。
[0015]进一步的，在上述LED外延结构中，所述缓冲层为GaN、AlGaN、InAlGaN、InGaN的单层结构或其组合。
[0016]进一步的，在上述LED外延结构中，所述N型GaN层掺杂Si，Si掺杂浓度为1E18/cm3～3E19/cm3。
[0017]进一步的，在上述LED外延结构中，所述量子阱发光层为多周期的GaN/InGaN超晶格结构，GaN/InGaN超晶格结构的周期数为3～10。
[0018]优选的，在上述LED外延结构中，GaN为势垒层，InGaN为势阱层；InGaN中In的组分含量为5％～20％。
[0019]进一步的，在上述LED外延结构中，P型GaN层掺杂Mg或Zn，掺杂浓度为5E18/cm3～1E20/cm3。
[0020]第三方面，本专利技术提供LED外延结构的制备方法，包括以下步骤：
[0021]步骤S1：制备衬底，在衬底上生长缓冲层；所述缓冲层生长温度为800～1050℃，生长厚度为300～1000nm，生长压力为80～250Torr；
[0022]步骤S2：在缓冲层上生长本征GaN层；所述本征GaN层生长温度为1050～1200℃，生长厚度为0.5～1μm，生长压力为100～350Torr；
[0023]步骤S3：在本征GaN层上生长N型GaN层；所述N型GaN层生长温度为1000～1200℃，生长厚度为1～4μm，生长压力为100～300Torr；
[0024]步骤S4：在N型GaN层上生长量子阱发光层；量子阱发光层的生长温度为700～900℃，生长压力为100～300Torr；单一周期内，GaN势垒层的生长厚度为1.0～10.0nm，InGaN势阱层的生长厚度为1.0～6.0nm；
[0025]步骤S5：在量子阱发光层上生长P型电子阻挡层；P型电子阻挡层的生长温度为900～950℃，生长压力为100～300Torr，生长厚度为25～60nm；
[0026]步骤S6：在P型电子阻挡层上生长P型GaN层；P型GaN层的生长温度为850
‑
950℃，生长厚度为70～180nm，生长压力为300～600Torr。
[0027]第四方面，本专利技术提供上述P型电子阻挡层结构、LED外延结构、LED外延结构的制备方法在制备发光二极管或半导体器件中的应用。
[0028]本专利技术的有益效果为：
[0029](一)本专利技术提供的P型电子阻挡层结构从下至上包括多周期的P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层和P型Al
a
Ga
b
N层，其中1＜n≤6。该结构可以调节应力，改善材料界面的晶格失配，减小发光层能带发生的畸变，提高电子和空穴复合效率。
[0030](二)本专利技术提供的LED外延结构和制备方法，使得制成的LED外延结构具有提高空穴注入、调配应力、调节能带以及改善晶格失配的作用，提高了LED发光效率和抗静电性能。
附图说明
[0031]图1是本专利技术P型电子阻挡层结构的结构示意图；
[0032]图2是本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P型电子阻挡层结构，其特征在于，所述P型电子阻挡层结构从下至上包括多周期的P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层和P型Al
a
Ga
b
N层，1＜n≤6。2.根据权利要求1所述的P型电子阻挡层结构，其特征在于，P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层中In组分含量随着周期数n的增加而减少，P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层中Al组分含量随着周期数n的增加而增加；a＞yn。3.根据权利要求1所述的P型电子阻挡层结构，其特征在于，In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的厚度随着周期数n的增加而增加；P型Al
a
Ga
b
N层的厚度大于P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的厚度。4.根据权利要求1所述的P型电子阻挡层结构，其特征在于，多周期的P型In
xn
Al
yn
Ga1‑
xn
‑
yn
N层的总厚度为5～20nm。5.根据权利要求1所述的P型电子阻挡层结构，其特征在于，P型Al
a
Ga
b
N层的厚度为5～50nm。6.根据权利要求1所述的P...

【专利技术属性】
技术研发人员：李国强，
申请(专利权)人：广州市众拓光电科技有限公司，
类型：发明
国别省市：