一种集成电路板组件及其制作方法、电子设备技术

本申请公开了一种集成电路板组件，包括在垂直方向上排列设置的多个电路板；位于相邻两个电路板之间的全端子器件，全端子器件的上表面和下表面均为焊接面，全端子器件通过焊接面与电路板连接；位于顶层电路板的上表面的第一器件。全端子器件的上表面和下表面均为焊接面，本申请中将全端子器件置于相邻两个电路板之间与电路板连接，对电路板起到支撑的作用，同时实现相邻两块电路板的信号互联，且全端子器件还可以起到必要的电路功能，集成电路板组件中无需引入其他物料，不仅节省电路板的布局面积，从而缩小集成电路板组件的面积，而且可以提升电路板单位面积有效器件的密度，本申请还提供一种具有上述优点的集成电路板组件制作方法和电子设备。作方法和电子设备。作方法和电子设备。

【技术实现步骤摘要】
一种集成电路板组件及其制作方法、电子设备


[0001]本申请涉及电路板
，特别是涉及一种集成电路板组件及其制作方法、电子设备。

技术介绍

[0002]随着技术的发展，电子设备逐渐向小型化方向发展，以满足人们对便携方面的需求。电路板作为占用电子设备平面面积的重要部分，高集成度电路板成为电子设备小型化的重点。
[0003]目前，为了提升单位面积内电路板上器件的数量，提升电路板的集成度，将电路板进行堆叠设计，并在电路板上设置器件。在垂直方向上相邻的两块的电路板之间需要框板对电路板进行支撑，同时在框板与上下两块电路板接触的表面设置独立的焊盘，通过回流焊形成独立的焊点，进而实现上下两块电路板的输入输出信号互联。由于框板的加入，增加了集成电路板的物料成本，同时工艺焊接难度大，使得加工费用高；并且，框板只具有支撑和互联的作用，对信号无实际作用，降低了有效器件密度，使得集成度仍不够高。
[0004]因此，如何解决上述技术问题应是本领域技术人员重点关注的。

技术实现思路

[0005]本申请的目的是提供一种集成电路板组件及其制作方法、电子设备，以提升电路板上有效器件密度，缩小集成电路板组件的面积。
[0006]为解决上述技术问题，本申请提供一种集成电路板组件，包括：
[0007]在垂直方向上排列设置的多个电路板；
[0008]位于相邻两个电路板之间的全端子器件，所述全端子器件的上表面和下表面均为焊接面，所述全端子器件通过所述焊接面与所述电路板连接；
[0009]位于顶层所述电路板的上表面的第一器件。
[0010]可选的，相邻两个所述电路板之间的全端子器件的数量为一个。
[0011]可选的，当相邻两个所述电路板之间的全端子器件的数量为多个，且多个所述全端子器件沿所述电路板的外边缘分布时，还包括：
[0012]位于所述电路板上的芯片。
[0013]可选的，还包括：
[0014]位于所述电路板下表面且在多个所述全端子器件范围内的第二器件，所述第二器件的高度小于所述全端子器件的高度。
[0015]可选的，所述全端子器件为电容、电阻、磁珠、电感中的任一种或者任意组合。
[0016]可选的，所述电路板为玻纤硬质电路板。
[0017]本申请还提供一种集成电路板组件制作方法，包括：
[0018]获得第一器件、全端子器件和多个电路板；
[0019]将所述第一器件焊接到处于顶层的所述电路板的上表面；
[0020]将所述全端子器件的焊接面分别与处于顶层的所述电路板与所述上表面相背的表面以及其余所述电路板的表面单面逐次焊接，得到集成电路板组件，其中，所述焊接面为所述全端子器件的上表面和下表面。
[0021]可选的，当所述电路板的数量大于等于三，相邻两个所述电路板之间的全端子器件的数量为一个时，所述将所述全端子器件的焊接面分别与处于顶层的所述电路板与所述上表面相背的表面以及其余所述电路板的表面单面逐次焊接包括：
[0022]步骤S1：将所述全端子器件的上表面与处于顶层的所述电路板的下表面焊接，其中，所述下表面与所述上表面相背；
[0023]步骤S2：将与处于顶层的所述电路板相邻的所述电路板的上表面与所述全端子器件的下表面焊接；
[0024]步骤S3：将与处于顶层的所述电路板相邻的所述电路板作为新的处于顶层的电路板，并返回步骤S1，直至所有的电路板和所有的全端子器件均焊接完毕。
[0025]可选的，当所述电路板的数量为两个，相邻两个所述电路板之间的全端子器件的数量为一个时，所述将所述第一器件焊接到处于顶层的所述电路板的上表面包括：
[0026]将多个所述第一器件焊接到多个拼接的处于顶层的所述电路板的上表面；
[0027]相应的，所述在处于顶层的所述电路板与所述上表面相背的表面和其余电路板之间焊接所述全端子器件包括：
[0028]在多个拼接的处于顶层的所述电路板与所述上表面相背的表面分别焊接所述全端子器件；
[0029]分割多个拼接的处于顶层的所述电路板，得到焊接有所述第一器件和所述全端子器件的单个电路板；
[0030]将位于所述单个电路板上的全端子器件与处于最底层的所述电路板进行焊接。
[0031]本申请还提供一种电子设备，包括上述任一种所述的集成电路板组件。
[0032]本申请所提供的一种集成电路板组件，包括：在垂直方向上排列设置的多个电路板；位于相邻两个电路板之间的全端子器件，所述全端子器件的上表面和下表面均为焊接面，所述全端子器件通过所述焊接面与所述电路板连接；位于顶层所述电路板的上表面的第一器件。
[0033]可见，本申请中的集成电路板组件包括多个电路板、全端子器件和第一器件，第一器件设置在顶层电路板的上表面，全端子器件的上表面和下表面均为焊接面，因此全端子器件具有双面可焊接的特性，全端子器件置于相邻两个电路板之间通过上表面和下表面与电路板连接，对电路板起到支撑的作用，同时实现相邻两块电路板的信号互联，并且全端子器件还可以起到必要的电路功能，整个集成电路板组件中无需引入其他物料，集成电路板中均为有效器件，一方面节省电路板的布局面积，从而缩小集成电路板组件的面积，另一方面还可以提升电路板单位面积有效器件的密度，并且，制作工艺可以采用成熟的现有工艺，工艺简单；另外，本申请中的集成电路板组件为模块化设计，可以大大提升硬件设计的兼容性。
[0034]此外，本申请还提供一种具有上述优点的集成电路板组件制作方法和电子设备。
附图说明
[0035]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为现有技术中集成电路板组件的结构示意图；
[0037]图2为本申请实施例所提供的一种集成电路板组件的结构示意图；
[0038]图3为本申请实施例所提供的另一种集成电路板组件的结构示意图；
[0039]图4为本申请实施例所提供的另一种集成电路板组件的结构示意图；
[0040]图5为本申请实施例所提供的一种集成电路板组件制作方法的流程图；
[0041]图6为本申请实施例所提供的另一种集成电路板组件制作方法的流程图。
具体实施方式
[0042]为了使本
的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0043]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路板组件，其特征在于，包括：在垂直方向上排列设置的多个电路板；位于相邻两个电路板之间的全端子器件，所述全端子器件的上表面和下表面均为焊接面，所述全端子器件通过所述焊接面与所述电路板连接；位于顶层所述电路板的上表面的第一器件。2.如权利要求1所述的集成电路板组件，其特征在于，相邻两个所述电路板之间的全端子器件的数量为一个。3.如权利要求1所述的集成电路板组件，其特征在于，当相邻两个所述电路板之间的全端子器件的数量为多个，且多个所述全端子器件沿所述电路板的外边缘分布时，还包括：位于所述电路板上的芯片。4.如权利要求3所述的集成电路板组件，其特征在于，还包括：位于所述电路板下表面且在多个所述全端子器件范围内的第二器件，所述第二器件的高度小于所述全端子器件的高度。5.如权利要求1所述的集成电路板组件，其特征在于，所述全端子器件为电容、电阻、磁珠、电感中的任一种或者任意组合。6.如权利要求1至5任一项所述的集成电路板组件，其特征在于，所述电路板为玻纤硬质电路板。7.一种集成电路板组件制作方法，其特征在于，包括：获得第一器件、全端子器件和多个电路板；将所述第一器件焊接到处于顶层的所述电路板的上表面；将所述全端子器件的焊接面分别与处于顶层的所述电路板与所述上表面相背的表面以及其余所述电路板的表面单面逐次焊接，得到集成电路板组件，其中，所述焊接面为所述全端子器件的上表面和下表面。8.如权利要求7所述的集成电路板组件制作方...

【专利技术属性】
技术研发人员：陈曦，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：