半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，结构包括：衬底，衬底包括相对的第一面和第二面，衬底包括有效区和连接区；位于衬底连接区内的第一凹槽，在沿衬底第一面至第二面的方向上，第一凹槽包括第一区、第二区和第三区，第一区在衬底表面具有第一投影，第二区在衬底表面具有第二投影，第三区在衬底表面具有第三投影，第二投影的面积大于第一投影的面积，第二投影的面积大于第三投影的面积，且第一投影在第二投影的范围内，第三投影在所述第二投影的范围内；位于第一凹槽内的可被电连接的第一连接层触。所述半导体结构的性能得到提升。所述半导体结构的性能得到提升。所述半导体结构的性能得到提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着半导体技术节点的持续缩小，逻辑半导体标准单元的尺寸也随之缩小。需要提高逻辑半导体电路的密度，以使标准单元的尺寸做到极小。
[0003]目前，采用微缩的方式以提高逻辑半导体电路的密度。然而，微缩方式提高的逻辑半导体电路的密度有限。因此，提出了降低晶体管单元高度的方式以提高逻辑半导体电路的密度，即减少标准单元鳍部的数量及嵌入电源线(Buried Power Rail，简称BPR)。嵌入电源线通常和背面功率传输网络(back-side power deliver network，简称back-side PDN)搭配使用以提升压降。
[0004]然而，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
[0006]为解决上述技术问题，本专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括有效区和连接区；位于衬底连接区内的第一凹槽，所述第一凹槽从衬底第一面向第二面延伸，在沿衬底第一面至第二面的方向上，所述第一凹槽包括第一区、第二区和第三区，所述第一区在衬底表面具有第一投影，所述第二区在衬底表面具有第二投影，所述第三区在衬底表面具有第三投影，所述第二投影的面积大于所述第一投影的面积，所述第二投影的面积大于所述第三投影的面积，且所述第一投影在所述第二投影的范围内，所述第三投影在所述第二投影的范围内；位于第一凹槽内的可被电连接的第一连接层。2.如权利要求1所述的半导体结构，其特征在于，在平行于衬底表面的第一方向上，所述第一凹槽的截面形状为球形或多边形，所述多边形的边的数量大于或等于5。3.如权利要求1所述的半导体结构，其特征在于，所述衬底第一面有效区上还具有若干鳍部结构，若干所述鳍部结构沿平行于衬底表面的第一方向平行排列；所述连接区位于相邻鳍部结构之间。4.如权利要求3所述的半导体结构，其特征在于，还包括：位于衬底第一面上的保护层，所述保护层覆盖所述鳍部结构顶部表面和侧壁表面；位于保护层内的第二凹槽，所述第二凹槽与所述第一凹槽连通，且部分所述第一连接层位于所述第二凹槽内；位于第一连接层上的第二凹槽内的隔离层。5.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底连接区内的第二连接层，所述第二连接层从衬底第二面向衬底第一面延伸，且所述第二连接层与所述第一连接层相接触。6.如权利要求5所述的半导体结构，其特征在于，所述第一连接层的底部具有第一尺寸，与第一连接层相接触的所述第二连接层的顶部具有第二尺寸，所述第一尺寸大于所述第二尺寸。7.如权利要求6所述的半导体结构，其特征在于，所述第一尺寸大于所述第二尺寸的范围为10％～50％。8.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底第二面的若干导电结构，所述导电结构与所述第二连接层电连接。9.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括有效区和连接区；在衬底连接区内形成第一凹槽，所述第一凹槽从衬底第一面向第二面延伸，在沿衬底第一面至第二面的方向上，所述第一凹槽包括第一区、第二区和第三区，所述第一区在衬底表面具有第一投影，所述第二区在衬底表面具有第二投影，所述第三区在衬底表面具有第三投影，所述第二投影的面积大于所述第一投影的面积，所述第二投影的面积大于所述第三投影的面积，且所述第一投影在所述第二投影的范围内，所述第三投影在所述第二投影的范围内；在第一凹槽内形成可被电连接的第一连接层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，在平行于衬底表面的第一方向...

【专利技术属性】
技术研发人员：张海洋，苏博，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：