在载体衬底上制备碳化硅和氮化物结构制造技术

用于形成半导体结构的方法、装置和系统。将位于在碳化硅衬底上形成的一组第III族氮化物层上的第一氧化物层与位于载体衬底上的第一氧化物层结合以形成位于载体衬底和所述组第III族氮化物层之间的氧化物层。碳化硅衬底具有掺杂层。使用光电化学蚀刻工艺蚀刻具有掺杂层的碳化硅衬底，其中掺杂层的掺杂水平使得掺杂层被除去并且碳化硅衬底中的碳化硅层保持未被蚀刻。使用碳化硅层和所述组第III族氮化物层形成半导体结构。化物层形成半导体结构。

【技术实现步骤摘要】
在载体衬底上制备碳化硅和氮化物结构


[0001]本公开内容一般地涉及半导体，并且具体地，涉及用于形成半导体结构的方法，并且具体地，涉及在载体衬底上形成碳化硅和氮化物结构。

技术介绍

[0002]碳化硅和第III族氮化物，比如氮化镓，是用于信号处理和量子应用的理想半导体。与目前用于低损耗光子学和芯片上非线性光学的其他材料(比如硅、二氧化硅和氮化硅材料)相比，这些材料具有大于3eV的宽带隙和更大的非线性光学系数。
[0003]碳化硅(SiC)是包含硅和碳的半导体材料。碳化硅可用于量子信息处理以及其他目的的装置中。例如，碳化硅结构中的色心可用于提供指示其电子自旋状态的光学读数。每个色心都是量子计算中的量子位。量子位的状态可以是逻辑“0”、逻辑“1”或两种状态的叠加。例如，可以将色心并入光子器件中，比如用于波导元件的微腔。
[0004]在碳化硅结构上制造器件可能具有挑战性。例如，与其他材料比如硅相比，使用具有碳化硅和第III族氮化物的薄膜形成的器件可能比期望的更难以制造。薄膜器件包括一个或多个薄膜层，其中薄膜层的厚度可以为纳米级到几微米。
[0005]与材料比如硅相比，使用在晶片上形成的碳化硅和第III族氮化物的薄膜器件的质量可能不如所期望的那样好。因此，期望有一种方法和装置考虑到至少上面讨论的一些问题以及其他可能的问题。例如，期望有一种克服关于形成具有期望质量的碳化硅和第III族氮化物结构的技术问题的方法和装置。

技术实现思路

[0006]本公开内容的实施方式提供了一种用于形成半导体结构的方法。在碳化硅衬底上形成一组第III族氮化物层。碳化硅衬底包括掺杂层。掺杂层具有的掺杂水平使得掺杂层使用光电化学蚀刻工艺被蚀刻而碳化硅衬底的其他部分保持未被蚀刻。在所述组第III族氮化物层上形成第一氧化物层。所述组第III族氮化物层位于第一氧化物层和碳化硅衬底之间。将第一氧化物层与载体衬底上的第二氧化物层结合以形成位于载体衬底和所述组第III族氮化物层之间的氧化物层。研磨碳化硅衬底。当碳化硅衬底中的一部分掺杂层实现暴露时停止研磨。使用光电化学蚀刻来蚀刻碳化硅衬底，使得当暴露碳化硅衬底中的该部分掺杂层时除去掺杂层并使碳化硅衬底中的碳化硅层保留。使用碳化硅层和所述组第III族氮化物层形成半导体结构。
[0007]本公开内容的另一个实施方式提供用于形成半导体结构的方法。将位于在碳化硅衬底上形成的一组第III族氮化物层上的第一氧化物层与位于载体衬底上的第二氧化物层结合以形成位于载体衬底和所述组第III族氮化物层之间的氧化物层。碳化硅衬底具有掺杂层。使用光电化学蚀刻工艺蚀刻具有掺杂层的碳化硅衬底，其中掺杂层的掺杂水平使得掺杂层被除去并且碳化硅衬底中的碳化硅层保持未被蚀刻。使用碳化硅层和所述组第III族氮化物层形成半导体结构。
[0008]本公开内容的又另一个实施方式提供了包括制造设备和控制系统的产品管理系统。控制系统控制制造设备以将位于在碳化硅衬底上形成的一组第III族氮化物层上的第一氧化物层与位于载体衬底上的第二氧化物层结合以形成位于载体衬底和所述组第III族氮化物层之间的氧化物层。碳化硅衬底具有掺杂层。使用光电化学蚀刻工艺蚀刻具有掺杂层的碳化硅衬底。掺杂层的掺杂水平使得掺杂层被除去并且碳化硅衬底中的碳化硅层保持未被蚀刻。使用碳化硅层和所述组第III族氮化物层形成半导体结构。
[0009]特征和功能可以在本公开内容的各个实施方式中独立地实现，或者可以在又其他实施方式中组合，其中可以参考以下描述和附图来了解更多细节。
附图说明
[0010]在所附权利要求中阐述了被认为是说明性实施方式的特征的新颖特征。然而，当结合附图阅读时，通过参考本公开内容的说明性实施方式的以下详细描述，将最好地理解说明性实施方式及其优选的使用方式，其进一步的目的和特征，其中：
[0011]图1是根据说明性实施方式的碳化硅衬底的横截面图的图解；
[0012]图2是根据说明性实施方式在碳化硅衬底上的一组第III族氮化物层的横截面图的图解；
[0013]图3是根据说明性实施方式使用一组第III族氮化物层形成的结构的横截面图的图解；
[0014]图4是根据说明性实施方式在碳化硅衬底的结合面上形成的碳化硅衬底覆盖结构上沉积的二氧化硅的横截面图的图解；
[0015]图5是根据说明性实施方式的载体衬底的横截面图的图解；
[0016]图6是根据说明性实施方式的与载体衬底结合的碳化硅衬底的横截面图的图解；
[0017]图7是显示根据说明性实施方式除去一部分碳化硅衬底的横截面图的图解；
[0018]图8是根据说明性实施方式的碳化硅器件层的横截面图的图解；
[0019]图9是根据说明性实施方式的衬底的横截面图的图解；
[0020]图10是根据说明性实施方式将工件与载体衬底结合的横截面图的图解；
[0021]图11是显示根据说明性实施方式从碳化硅衬底除去碳化硅材料的横截面图的图解；
[0022]图12是根据说明性实施方式蚀刻以到达碳化硅器件层的碳化硅材料的横截面图的图解；
[0023]图13是根据说明性实施方式的工件的横截面图的图解；
[0024]图14是根据说明性实施方式除去碳化硅材料的横截面图的图解；
[0025]图15是根据说明性实施方式的在碳化硅器件层的可及范围内(in reach of)的掺杂层的横截面图的图解；
[0026]图16是根据说明性实例的波导耦合的光学谐振器和滤波器的图解；
[0027]图17是根据说明性实施方式的波导耦合的光学谐振器和滤波器的横截面图的图解；
[0028]图18是根据说明性实例的包含量子存储器的集成光波导的图解；
[0029]图19是根据说明性实施方式的包含波导耦合的量子存储器的集成光波导的横截
面图的图解；
[0030]图20是根据说明性实施方式的波导的横截面图；
[0031]图21是根据说明性实施方式的波导的另一个横截面图；
[0032]图22是根据说明性实施方式的波导的又另一横截面图；
[0033]图23是根据说明性实施方式的波导的仍另一横截面图；
[0034]图24是根据说明性实施方式的具有一组第III族氮化物层的碳化硅衬底的另一个实例；
[0035]图25是根据说明性实施方式的用于形成半导体结构的方法的流程图的图解；
[0036]图26是根据说明性实施方式的用于形成半导体结构的方法的流程图的图解；
[0037]图27是根据说明性实施方式的用于结合部件的方法的流程图的图解；
[0038]图28是根据说明性实施方式的用于形成半导体结构的方法的流程图的图解；和
[0039]图29是根据说明性实施方式的产品管理系统的方框图的图解。
具体实施方式
[0040]说明性实施方式认识并考虑了一种或多种不同的考虑。例如，说明性实施方式认识并考虑到当前使用的技术可以在晶片上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成半导体结构的方法，所述方法包括：(2600)在碳化硅衬底(100、1003)上形成一组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)，其中所述碳化硅衬底(100、1003)包括掺杂层(106、904、1302)，并且其中所述掺杂层(106、904、1302)具有的掺杂水平使得所述掺杂层(106、904、1302)使用光电化学蚀刻工艺被蚀刻而所述碳化硅衬底(100、1003)的其他部分保持未被蚀刻；(2602)在所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)上形成第一氧化物层(402、912)，其中所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)位于所述第一氧化物层(402、912)和所述碳化硅衬底(100、1003)之间；(2604)将所述第一氧化物层(402、912)与载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)上的第一氧化物层(504、1002)结合以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)；(2606)研磨所述碳化硅衬底(100、1003)；(2608)当到达所述碳化硅衬底(100、1003)中的一部分掺杂层(106、904、1302)时停止研磨；(2610)使用所述光电化学蚀刻工艺蚀刻所述碳化硅衬底(100、1003)，使得当所述碳化硅衬底(100、1003)中的所述部分掺杂层(106、904、1302)暴露时除去所述掺杂层(106、904、1302)并使所述碳化硅衬底(100、1003)中的碳化硅器件层(100、906)保留；和(2612)使用所述碳化硅器件层(100、906)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)形成所述半导体结构。2.根据权利要求1所述的方法，其中将第一氧化物层(402、912)与所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)上的第一氧化物层(504、1002)结合以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)在蚀刻所述碳化硅衬底(100、1003)之后进行。3.根据前述权利要求中任一项所述的方法，其中将所述第一氧化物层(402、912)与所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)上的第一氧化物层(504、1002)结合以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)在蚀刻所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)中的第III族氮化物层之后进行。4.根据权利要求1
‑
2中任一项所述的方法，其中将所述第一氧化物层(402、912)与所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)上的第一氧化物层(504、1002)结合以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、
2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)在蚀刻所述碳化硅衬底(100、1003)之前进行。5.根据权利要求1
‑
2中任一项所述的方法，其中将所述第一氧化物层(402、912)与所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)上的第一氧化物层(504、1002)结合以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)包括：(2700)使第一氧化物层(402、912)的第一表面与第一氧化物层(504、1002)的第二表面接触，其中在所述第一氧化物层(402、912)和所述第一氧化物层(504、1002)之间发生分子间相互作用；和(2702)对所述第一氧化物层(402、912)和所述第一氧化物层(504、1002)进行退火，同时使所述第一表面与所述第二表面直接接触以形成位于所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)之间的氧化物层(600、1100、1312、1604、1804、2004、2104、2204、2304)。6.根据权利要求1
‑
2中任一项所述的方法，其中使用所述光电化学蚀刻工艺蚀刻所述碳化硅衬底(100、1003)，使得当所述碳化硅衬底(100、1003)中的所述部分掺杂层(106、904、1302)暴露时所述掺杂层(106、904、1302)被除去并使所述碳化硅衬底(100、1003)中的碳化硅器件层(100、906)保留包括：使用所述光电化学蚀刻工艺蚀刻所述碳化硅衬底(100、1003)的硅面和碳面中的一个，使得当所述碳化硅衬底(100、1003)中的所述部分掺杂层(106、904、1302)暴露时所述掺杂层(106、904、1302)被除去并使所述碳化硅衬底(100、1003)中的所述碳化硅器件层(100、906)保留。7.根据权利要求1
‑
2中任一项所述的方法，其中所述掺杂层(106、904、1302)为使得能够在晶片上形成所述碳化硅器件层(100、906)的牺牲层，所述碳化硅器件层(100、906)具有期望的厚度均匀性或期望的光学性能水平中的至少一种，和/或其中所述半导体结构选自使用所述碳化硅器件层(100、906)内的点缺陷的光波导、缝隙波导、脊形波导、肋形波导、埋入式光波导、悬浮式波导、光学谐振器或光子发射量子存储器中的至少一种。8.根据权利要求1
‑
2中任一项所述的方法，其中所述碳化硅器件层(100、906)和所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)是薄膜层，其中所述载体衬底(500、1000、1314、1602、1802、2002、2102、2202、2302、2402)是碳化硅衬底(100、1003)、硅衬底、氧化铝衬底、氧化镓衬底、二氧化硅衬底、氮化铝衬底和氮化镓衬底中的一种，和/或其中所述组第III族氮化物层(200、908、910、1308、1310、1606、1806、2006、2106、2210、2212、2310、2312)包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)和氮化铟铝镓(InAlGaN)中的至少一种。9.一种用于形成半导体结构的方法，所述方法包括：(2800)将位于在碳化硅衬底(100、1003)上形成...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：波音公司，
类型：发明
国别省市：