一种基于DSP的基带处理系统技术方案

本实用新型专利技术公开了一种基于DSP的基带处理系统，包括两两连接的CPU中央控制单元、DSP数据处理单元、FPGA数据处理单元，FPGA数据处理单元通过Ir光纤接口连接有源天线；DSP数据处理单元包括DSP集成芯片以及与DSP集成芯片连接的SPI闪存单元、PCIe接口单元、USB串口转换单元和DDR3存储单元，DSP集成芯片与FPGA数据处理单元连接，DSP集成芯片的型号为TMS320C6657。本实用新型专利技术设计了一种基于DSP的基带处理系统，集多种功能于一体，在满足5G信号处理功能的同时还具有较高的设计灵活性。号处理功能的同时还具有较高的设计灵活性。号处理功能的同时还具有较高的设计灵活性。

【技术实现步骤摘要】
一种基于DSP的基带处理系统


[0001]本技术属于无线通信
，具体涉及一种基于DSP的基带处理系统。

技术介绍

[0002]随着经济和物联网业务的高速增长，基站需求也在持续增长中，基站建设密度以及有源天线、基带处理系统等关键基站设备的应用也大幅增长，对这些关键基站设备的运行速度和抗干扰性的要求也日益增加。DSP微处理器受温度、环境等外部参与影响小，容易实现集成，且具有高速的性能，在日常生活中的应用日益广泛。将DSP微处理器应用于基带处理系统中，结合闪存、DDR3存储等功能单元，可以设计出一种基带处理系统。

技术实现思路

[0003]技术目的：针对上述现有技术，本技术公开了一种基于DSP的基带处理系统。
[0004]技术方案：本技术采用如下技术方案：一种基于DSP的基带处理系统，其特征在于，包括CPU中央控制单元、DSP数据处理单元、FPGA数据处理单元，CPU中央控制单元控制连接DSP数据处理单元和FPGA数据处理单元，DSP数据处理单元连接FPGA数据处理单元，FPGA数据处理单元通过Ir光纤接口连接有源天线；
[0005]DSP数据处理单元包括DSP集成芯片、SPI闪存单元、PCIe接口单元、USB串口转换单元和DDR3存储单元，SPI闪存单元、PCIe接口单元、USB串口转换单元和DDR3存储单元分别连接DSP集成芯片；
[0006]其中，DSP集成芯片的型号为TMS320C6657。
[0007]优选地，SPI闪存单元包括闪存芯片，闪存芯片的型号为N25Q128；
[0008]闪存芯片的引脚1、引脚2、引脚5、引脚6分别连接DSP集成芯片的引脚AA12、引脚AB14、引脚AB13、引脚AA13。
[0009]优选地，PCIe接口单元包括PCIe接口，PCIe接口的型号为PXIE_XP3；
[0010]PCIe接口的引脚A5通过电容三一一连接DSP集成芯片的引脚AC11，PCIe接口的引脚B5通过电容三一二连接DSP集成芯片的引脚AC12，PCIe接口的引脚E4通过串联的电容三一三和电容六五连接DSP集成芯片的引脚AD14，PCIe接口的引脚F4通过串联的电容三一四和电容六六连接DSP集成芯片的引脚AE15，PCIe接口的引脚E5通过电容三一五连接DSP集成芯片的引脚AB10，PCIe接口的引脚F5通过电容三一六连接DSP集成芯片的引脚AB11， PCIe接口的引脚C5、引脚D5、引脚E6、引脚F6分别连接DSP集成芯片的引脚AE11、引脚AE12、引脚AD11、引脚AD10。
[0011]优选地，USB串口转换单元包括转换芯片和接口，其中，转换芯片的型号为SN74AVC4T245PWR，接口的型号为X20P；
[0012]转换芯片的引脚10、引脚11、引脚12、引脚13分别连接DSP集成芯片的引脚AC15、引脚AA15、引脚AC14、引脚AB15，转换芯片的引脚4、引脚5、引脚6、引脚7连接接口的引脚12、引脚18、引脚14、引脚20。
[0013]优选地，DDR3存储单元包括包括第一DDR3存储芯片和第二DDR3存储芯片，第一DDR3存储芯片和第二DDR3存储芯片的型号为MT41J256M16HA
‑
125；
[0014]第一DDR3存储芯片的引脚E3、引脚F7、引脚F2、引脚F8、引脚H3、引脚H8、引脚G2、引脚H7、引脚D7、引脚C3、引脚C8、引脚C2、引脚A7、引脚A2、引脚B8、引脚A3、引脚N3、引脚P7、引脚P3、引脚N2、引脚P8、引脚P2、引脚R8、引脚R2、引脚T8、引脚R3、引脚L7、引脚R7、引脚N7、引脚T3、引脚T7、引脚M2、引脚N8、引脚M3、引脚F3、引脚G3、引脚C7、引脚B7、引脚E7、引脚D3、引脚L3、引脚J3、引脚K3、引脚J7、引脚K7、引脚K9、引脚T2、引脚K1、引脚L2分别连接DSP集成芯片的引脚A9、引脚C9、引脚D9、引脚B9、引脚E9、引脚E10、引脚A11、引脚B11、引脚E6、引脚E8、引脚A6、引脚A5、引脚D6、引脚C7、引脚D7、引脚B8、引脚D16、引脚A19、引脚E16、引脚E15、引脚B18、引脚A17、引脚C16、引脚A18、引脚D20、引脚E20、引脚E19、引脚B20、引脚D18、引脚C20、引脚E18、引脚C18、引脚D17、引脚B19、引脚D10、引脚C10、引脚B7、引脚A7、引脚A8、引脚E7、引脚E13、引脚A15、引脚D14、引脚A14、引脚B14、引脚A16、引脚B16、引脚E14、引脚B15；
[0015]第二DDR3存储芯片的引脚E3、引脚F7、引脚F2、引脚F8、引脚H3、引脚H8、引脚G2、引脚H7、引脚D7、引脚C3、引脚C8、引脚C2、引脚A7、引脚A2、引脚B8、引脚A3、引脚N3、引脚P7、引脚P3、引脚N2、引脚P8、引脚P2、引脚R8、引脚R2、引脚T8、引脚R3、引脚L7、引脚R7、引脚N7、引脚T3、引脚T7、引脚M2、引脚N8、引脚M3、引脚F3、引脚G3、引脚C7、引脚B7、引脚E7、引脚D3、引脚L3、引脚J3、引脚K3、引脚J7、引脚K7、引脚K9、引脚T2、引脚K1、引脚L2分别连接DSP集成芯片的引脚E5、引脚B3、引脚F4、引脚E4、引脚A3、引脚B5、引脚C5、引脚D5、引脚E2、引脚F2、引脚B1、引脚C1、引脚D1、引脚D3、引脚C3、引脚E3、引脚D16、引脚A19、引脚E16、引脚E15、引脚B18、引脚A17、引脚C16、引脚A18、引脚D20、引脚E20、引脚E19、引脚B20、引脚D18、引脚C20、引脚E18、引脚C18、引脚D17、引脚B19、引脚B4、引脚A4、引脚A2、引脚B2、引脚F5、引脚E1、引脚E13、引脚A15、引脚D14、引脚A14、引脚B14、引脚A16、引脚B16、引脚E14、引脚B15。
[0016]优选地，FPGA数据处理单元包括FPGA集成芯片，FPGA集成芯片的型号为XC7K325T
‑
2FFG900C；
[0017]FPGA集成芯片直接连接DSP集成芯片，包括：
[0018]FPGA集成芯片的引脚C12、引脚B12、引脚A11、引脚C11、引脚A12、引脚B13、引脚D13、引脚E15、引脚D12、引脚C14、引脚B14、引脚A13、引脚D14、引脚B15、引脚C15、引脚A15、引脚K15、引脚L13、引脚J14、引脚K14、引脚H14、引脚J13、引脚G14、引脚G13、引脚F13、引脚H12、引脚E16、引脚K11、引脚F12、引脚K13、引脚F15、引脚L11、引脚J11、引脚H11、引脚E14、引脚F11、引脚J12、引脚E11、引脚D11、引脚E13、引脚L16、引脚H16、引脚G15、引脚H15、引脚L12、引脚L15、引脚J16、引脚K16分别连接DSP集成芯片的引脚U4、引脚U5、引脚V1、引脚V2、引脚V3、引脚V4、引脚W1、引脚V5、引脚W2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于DSP的基带处理系统，其特征在于，包括CPU中央控制单元、DSP数据处理单元、FPGA数据处理单元，CPU中央控制单元控制连接DSP数据处理单元和FPGA数据处理单元，DSP数据处理单元连接FPGA数据处理单元，FPGA数据处理单元通过Ir光纤接口连接有源天线；DSP数据处理单元包括DSP集成芯片（U1）、SPI闪存单元、PCIe接口单元、USB串口转换单元和DDR3存储单元，SPI闪存单元、PCIe接口单元、USB串口转换单元和DDR3存储单元分别连接DSP集成芯片；其中，DSP集成芯片（U1）的型号为TMS320C6657。2.根据权利要求1所述的一种基于DSP的基带处理系统，其特征在于，SPI闪存单元包括闪存芯片（U14），闪存芯片（U14）的型号为N25Q128；闪存芯片（U14）的引脚1、引脚2、引脚5、引脚6分别连接DSP集成芯片（U1）的引脚AA12、引脚AB14、引脚AB13、引脚AA13。3.根据权利要求1所述的一种基于DSP的基带处理系统，其特征在于，PCIe接口单元包括PCIe接口（J2），PCIe接口（J2）的型号为PXIE_XP3；PCIe接口（J2）的引脚A5通过电容三一一（C311）连接DSP集成芯片（U1）的引脚AC11，PCIe接口（J2）的引脚B5通过电容三一二（C312）连接DSP集成芯片（U1）的引脚AC12，PCIe接口（J2）的引脚E4通过串联的电容三一三（C313）和电容六五（C65）连接DSP集成芯片（U1）的引脚AD14，PCIe接口（J2）的引脚F4通过串联的电容三一四（C314）和电容六六（C66）连接DSP集成芯片（U1）的引脚AE15，PCIe接口（J2）的引脚E5通过电容三一五（C315）连接DSP集成芯片（U1）的引脚AB10，PCIe接口（J2）的引脚F5通过电容三一六（C316）连接DSP集成芯片（U1）的引脚AB11， PCIe接口（J2）的引脚C5、引脚D5、引脚E6、引脚F6分别连接DSP集成芯片（U1）的引脚AE11、引脚AE12、引脚AD11、引脚AD10。4.根据权利要求1所述的一种基于DSP的基带处理系统，其特征在于，USB串口转换单元包括转换芯片（U15）和接口（J1），其中，转换芯片（U15）的型号为SN74AVC4T245PWR，接口（J1）的型号为X20P；转换芯片（U15）的引脚10、引脚11、引脚12、引脚13分别连接DSP集成芯片（U1）的引脚AC15、引脚AA15、引脚AC14、引脚AB15，转换芯片（U15）的引脚4、引脚5、引脚6、引脚7连接接口（J1）的引脚12、引脚18、引脚14、引脚20。5.根据权利要求1所述的一种基于DSP的基带处理系统，其特征在于，DDR3存储单元包括第一DDR3存储芯片（U2）和第二DDR3存储芯片（U3），第一DDR3存储芯片（U2）和第二DDR3存储芯片（U3）的型号为MT41J256M16HA
‑
125；第一DDR3存储芯片（U2）的引脚E3、引脚F7、引脚F2、引脚F8、引脚H3、引脚H8、引脚G2、引脚H7、引脚D7、引脚C3、引脚C8、引脚C2、引脚A7、引脚A2、引脚B8、引脚A3、引脚N3、引脚P7、引脚P3、引脚N2、引脚P8、引脚P2、引脚R8、引脚R2、引脚T8、引脚R3、引脚L7、引脚R7、引脚N7、引脚T3、引脚T7、引脚M2、引脚N8、引脚M3、引脚F3、引脚G3、引脚C7、引脚B7、引脚E7、引脚D3、引脚L3、引脚J3、引脚K3、引脚J7、引脚K7、引脚K9、引脚T2、引脚K1、引脚L2分别连接DSP集成芯片（U1）的引脚A9、引脚C9、引脚D9、引脚B9、引脚E9、引脚E10、引脚A11、引脚B11、引脚E6、引脚E8、引脚A6、引脚A5、引脚D6、引脚C7、引脚D7、引脚B8、引脚D16、引脚A19、引脚E16、引脚E15、引脚B18、引脚A17、引脚C16、引脚A18、引脚D20、引脚E20、引脚E19、引脚B20、引脚D18、
引脚C20、引脚E18、引脚C18、引脚D17、引脚B19、引脚D10、引脚C10、引脚B7、引脚A7、引脚A8、引脚E7、引脚E13、引脚A15、引脚D14、引脚A14、引脚B14、引脚A16、引脚B16、引脚E14、引脚B15；第二DDR3存储芯片（U3）的引脚E3、引脚F7、引脚F2、引脚F8、引脚H3、引脚H8、引脚G2、引脚H7、引脚D7、引脚C3、引脚C8、引脚C2、引脚A7、引脚A2、引脚B8、引脚A3、引脚N3、引脚P7、引脚P3、引脚N2、引脚P8、引脚P2、引脚R8、引脚R2、引脚T8、引脚R3、引脚L7、...

【专利技术属性】
技术研发人员：邓伟，汤素锋，
申请(专利权)人：南京软仪测试技术有限公司，
类型：新型
国别省市：