【技术实现步骤摘要】
具有高分辨率模数转换器的图像传感器
[0001]交叉引用
[0002]本申请要求于2020年9月29日提交的美国专利申请No.US17/037,428,专利技术名称为“IMAGE SENSOR HAVING HIGH RESOLUTION ANALOG TO DIGITAL CONVERTER”的优先权,该美国专利申请的全部内容通过引用合并至本申请中。
[0003]本申请描述的主题涉及图像传感器,并且更具体地涉及具有高分辨率模数转换器(ADC)的图像传感器。
技术介绍
[0004]图像传感器分辨率受到用于将感测到的数据电压转换为数字信号的ADC的分辨率影响。本领域中需要用于实现紧凑型ADC的电路技术。
技术实现思路
[0005]本专利技术一方面是提供一种图像传感器。该图像传感器包括:多个图像传感器单元,每个图像传感器单元被配置为生成图像信号;和多个模数转换器(ADC),每个ADC被配置为接收所述图像传感器单元中的一个的图像信号。每个ADC包括:比较器,被配置为接收斜坡信号和所述图像传感器单元中 ...
【技术保护点】
【技术特征摘要】
1.一种图像传感器,包括:多个图像传感器单元,每个图像传感器单元被配置为生成图像信号;和多个模数转换器(ADC),每个ADC被配置为接收所述图像传感器单元中的一个的所述图像信号,其中每个ADC包括:比较器,被配置为接收斜坡信号和所述图像传感器单元中的一个的所述图像信号,并生成指示所述斜坡信号是否大于所述图像信号的比较器输出信号,计数器,被配置为响应于计数器时钟信号而改变数字计数值,并且被配置为响应于所述比较器输出信号的变化而停止改变所述数字计数值,其中所述数字计数值对所述斜坡信号的第一模拟值进行编码,并且其中所述数字计数值具有第一分辨率,延迟线电路,包括一个或多个延迟线,其中所述延迟线电路被配置为生成对所述计数器时钟信号的周期的持续时间进行编码的第一数字值,并生成对所述计数器时钟信号的所述周期的第一部分进行编码的第二数字值,以及数字延迟电路,被配置为基于所述第一数字值和所述第二数字值来生成数字输出值,其中所述数字输出值对所述斜坡信号的第二模拟值进行编码,其中所述数字计数值具有第二分辨率,并且其中所述第二分辨率大于所述第一分辨率。2.根据权利要求1所述的图像传感器,其中所述延迟线电路包括单个延迟线,其中所述单个延迟线被用于生成所述第一数字值和所述第二数字值两者。3.根据权利要求1所述的图像传感器,其中,所述数字延迟电路被配置为确定对所述计数器时钟信号的所述周期的第二部分进行编码的第三数字值,其中所述计数器时钟信号的所述周期的所述第二部分的持续时间与所述计数器时钟信号的所述周期的所述第一部分的持续时间之和等于所述计数器时钟信号的所述周期的持续时间,并且其中所述数字延迟电路被配置为基于所述第一数字值和所述第三数字值来生成所述数字输出值。4.根据权利要求3所述的图像传感器,其中,所述延迟线电路包括单个延迟线,其中所述单个延迟线被用于生成所述第一数字值和所述第三数字值两者的结果。5.根据权利要求3所述的图像传感器,其中,所述数字延迟电路被配置为存储所述第一数字值和所述第二数字值,并且基于所述第一数字值和所述第二数字值来生成所述第三数字值。6.根据权利要求3所述的图像传感器,其中,所述数字延迟电路被配置为通过从所述第三数字值中连续地减去特定值来生成所述数字输出值。7.根据权利要求6所述的图像传感器,其中所述特定值是所述第一数字值除以2
n
,其中n为所述第二分辨率的比特数。8.根据权利要求6所述的图像传感器,其中,所述数字输出值是基于生成具有小于或等于零的值的结果所需的减法运算的次数来确定的。9.根据权利要求6所述的图像传感器,其中所述数字延迟电路包括算术电路,其被配置为通过从先前减法运算的结果中连续地减去所述特定值来从所述第三数字值中连续地减去所述特定值。10.根据权利要求3所述的图像传感器,其中所述数字输出值与第一持续时间与第二持续时间的比率相对应,其中所述第一持续时间以所述计数器时钟信号的第一沿开始并以所述比较器输出信号改变状态结束,并且所述第二持续时间等于所述计数器时钟信号的所述
周期的持续时间。11.一种使用图像传感器的方...
【专利技术属性】
技术研发人员:杨超,马修,
申请(专利权)人:深圳市汇顶科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。