具有浪涌电流稳定性的肖特基整流器及其制造方法技术

描述了具有浪涌电流稳定性的SiC肖特基整流器，其可配置为提供多种类型的浪涌电流保护。不同的电流大小和特性可以与不同类型的浪涌电流事件有关。所描述的肖特基整流器结构在多种类型的浪涌电流场景中提供浪涌电流保护，同时最小化或减少如下情况，在一种环境中的解决方案不希望地减轻解决方案在另一种环境中的效果。的效果。的效果。

【技术实现步骤摘要】
【国外来华专利技术】具有浪涌电流稳定性的肖特基整流器及其制造方法


[0001]本申请涉及肖特基整流器半导体器件。

技术介绍

[0002]碳化硅(Silicon Carbide，SiC)器件，尤其是碳化硅高功率器件，提供高开关速度和低功率损耗等优点。高效SiC功率器件的示例包括(但不限于)整流器、场效应晶体管(Field
‑
Effect Transistor，FET)和双极型晶体管(Bipolar Junction Transistors，BJT)。
[0003]肖特基整流器是具有金属
‑
半导体结的二极管类型。众所周知，肖特基整流器具有低正向压降和快开关速度。因此，SiC肖特基整流器提供了一般SiC器件的优点，以及传统(例如，硅基)肖特基整流器的优点。
[0004]肖特基整流器，包括SiC肖特基整流器，经常用于例如功率转换系统。在这些和其他设置中，高电流浪涌可能会出现问题。例如，在功率转换系统中，负载短路情况可能会导致高浪涌电流。整流器电流在浪涌电流事件期间不能被中断，因此整流器应该能够经受住浪涌电流事件而不发生故障。因此，肖特基整流器经常受到与抗正向电流浪涌相关的各种可靠性或稳定性要求。
[0005]现有技术用于提高肖特基整流器的浪涌电流可靠性和稳定性。例如，其可以包括带有肖特基整流器(可称为“MPS”或结阻挡(Junction
‑
Blocked，JBS)整流器)的合并p
‑
n二极管。这样的MPS/JBS器件可以例如通过添加用于在浪涌电流事件期间在整流器的某些位置增加肖特基整流器的正向压降的相对宽的p
‑
本体来在耐浪涌电流事件方面得到进一步改进。然而，这些现有的方法要么不能达到所需的浪涌电流可靠性或稳定性水平，要么存在其他缺点，例如消耗过多的器件面积。

技术实现思路

[0006]在以下公开中，描述了肖特基整流器的示例实施方式，其针对多种类型的浪涌电流事件提供浪涌电流保护。例如，一种类型的浪涌电流事件相对较短，而第二种类型可能相对较长(其中浪涌电流事件的长度可以根据例如时间单位或相关线路周期单位来定义)。不同的电流大小和特性可能与不同类型的浪涌电流事件有关。所描述的肖特基整流器结构在多种类型的浪涌电流场景中提供浪涌电流保护，同时最小化或减少如下情况，在一种环境下的解决方案不希望地减轻解决方案在另一种环境中的效果。
[0007]根据一个一般方面，肖特基整流器器件包括碳化硅(SiC)层、形成在该SiC层上的第一导电类型的沟道区域和形成在该沟道区域上的金属接触部。该肖特基整流器器件还包括第二导电类型的多层本体，该第二导电类型的多层本体形成在该沟道区域内并从该金属接触部沿SiC层的方向延伸，该多层本体包括与该金属接触部相邻且具有第一掺杂浓度的第一层、与第一层相邻且具有小于第一掺杂浓度的第二掺杂浓度的第二层、以及与第二层相邻且具有小于第二掺杂浓度的第三掺杂浓度的第三层。
[0008]根据另一个一般方面，一种用于制造肖特基整流器器件的方法包括形成碳化硅(SiC)衬底，在该SiC衬底上形成第一导电类型的外延层。该方法包括在该外延层上形成掩膜层，通过该掩膜层进行第二导电类型施主的离子注入，从而形成电荷平衡本体的一部分，以及去除该掩膜层。该方法还包括重复该外延层和该掩膜离子注入的形成，直到该电荷平衡本体达到指定厚度；在该电荷平衡本体上形成注入层，该注入层具有第二导电类型的掺杂浓度，该第二导电类型的掺杂浓度高于该电荷平衡本体的掺杂浓度；在该注入层上形成接触层；以及在该接触层和该外延层上形成金属接触部。
[0009]根据另一个一般方面，肖特基整流器器件包括碳化硅(SiC)层、形成在该SiC层上的第一导电类型的沟道区域和形成在该沟道区域上的金属接触部。该肖特基整流器器件包括第二导电类型的多层本体，该第二导电类型的多层本体形成在该沟道区域内并从该金属接触部沿SiC层的方向延伸，该多层本体包括与该金属接触部相邻的隧道接触层、与第一层相邻的注入层和与第二层相邻的深层，其中该多层本体延伸该金属接触部与该SiC层之间距离的至少30％。
[0010]附图和以下描述给出了一种或多种实施方式的细节。其它特征根据说明书和附图以及权利要求是显然的。
附图说明
[0011]图1是具有浪涌电流稳定性的SiC肖特基整流器的示意性横截面图。
[0012]图2A是图1的SiC肖特基整流器的示例实施方式的示意性横截面图。
[0013]图2B是图2A的示例实施方式的第一俯视图。
[0014]图2C是图2A的示例实施方式的第二俯视图。
[0015]图3是示出图1和图2A至图2C的肖特基整流器的第一电流
‑
电压曲线的图。
[0016]图4是示出图1和图2A至图2C的肖特基整流器的第二电流
‑
电压曲线的图。
[0017]图5是沿着图1和图2A至图2C的肖特基整流器的垂直器件截面的电子浓度曲线的图。
[0018]图6是图1的整流器单位单元在与图1的多层p
‑
本体具有专用欧姆接触的情况下的横截面图。
[0019]图7A至图7J示出了用于形成图1至图2C的肖特基整流器器件中的一个或多个的操作。
[0020]图8是示出用于Al沟道化注入至SiC中的室温二次离子质谱(secondary ion mass spectrometry，SIMS)图表的示意图。
[0021]图9是用于图1和图2A的漂移区的施主掺杂的沟道化磷的图表以及随机注入的图表的示意图。
具体实施方式
[0022]图1是具有浪涌电流稳定性的SiC肖特基整流器100的示意性横截面图。如上所述，肖特基整流器100可配置为提供多种类型的浪涌电流保护。例如，参考以下说明，可能由于负载短路引起的最大浪涌电流I
FM
的典型时间例如为约10μs，且可以使用类似的测量时间来测试I
FM
(通常标准为10μs)。另一个浪涌电流稳定性要求是例如针对线路周期的半个周期维
持单脉冲最大浪涌电流I
FSM
的能力，线路周期的半个周期对于典型的电力应用可以约为10ms。如本文所述，SiC肖特基整流器100为I
FM
和I
FSM
浪涌电流事件提供浪涌电流稳定性。
[0023]在图1中，SiC肖特基整流器100被示为包括平行于多层p
‑
本体110的n
‑
型沟道区域102，在图1的示例中，该多层p
‑
本体110包括层111、层112和层113。如下文更详细所述，在浪涌电流事件期间，多层p
‑
本体110提供关于n
‑
型沟道102的浪涌电流稳定性。例如，多层p
‑
本体110可以包括注入层112，其被构造和掺杂以提供高注入效率。多层p
‑
本体110可以包括深p
‑...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种肖特基整流器器件，包括：碳化硅SiC层；形成在所述SiC层上的第一导电类型的沟道区域；形成在所述沟道区域上的金属接触部；和形成在所述沟道区域内并从所述金属接触部沿所述SiC层的方向延伸的第二导电类型的多层本体，所述多层本体包括与所述金属接触部相邻且具有第一掺杂浓度的第一层、与所述第一层相邻且具有小于所述第一掺杂浓度的第二掺杂浓度的第二层、以及与所述第二层相邻且具有小于所述第二掺杂浓度的第三掺杂浓度的第三层。2.根据权利要求1所述的肖特基整流器器件，其中所述第二层具有至少2x10
14
cm
‑2的有效Gummel数。3.根据权利要求1所述的肖特基整流器器件，其中所述第二层具有介于1x10
18
cm
‑3至1x10
19
cm
‑3之间的掺杂浓度。4.根据权利要求1所述的肖特基整流器器件，其中所述第一层为简并掺杂并在所述金属接触部和所述第二层之间提供隧道接触。5.根据权利要求1所述的肖特基整流器器件，其中所述多层本体延伸所述金属接触部与所述SiC衬底之间的距离的至少30％。6.根据权利要求1所述的肖特基整流器器件，其中所述金属接触部在所述肖特基整流器器件的有源区域上延伸，所述有源区域包括所述沟道区域和所述多层本体，所述肖特基整流器器件还包括：p
‑
n二极管边缘，其...

【专利技术属性】
技术研发人员：安德烈，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：