一种基于SOPC的秒表校准装置制造方法及图纸

技术编号:30761212 阅读:29 留言:0更新日期:2021-11-10 12:15
本发明专利技术涉及秒表检测技术领域,具体涉及一种基于SOPC的秒表校准装置,包括依次通过电性连接的标准时间模块、高稳晶振、FPGA模块、触发电路模块、光电耦合电路、信号放大电路、打表机构;所述FPGA模块包括SOPC系统、分频模块和计数器模块;所述SOPC系统包括通过嵌入式安装在FPGA模块上的N I OSⅡ软核、UART控制器、P I O控制器、EPCS控制器;所述UART控制器、P I O控制器、EPCS控制器通过AVALON总线与N I OS I I软核传输信息。本发明专利技术通过减少使用通用芯片与分立元件的使用,提高信号在高速传输时的稳定性;通过合理规划人机交互界面,提升校准装置便携性能;通过设计专用信号处理电路,减少校准过程中的连线及其拆装过程;本发明专利技术实现同时多对个打表机构进行驱动,提高校准效率。提高校准效率。提高校准效率。

【技术实现步骤摘要】
一种基于SOPC的秒表校准装置


[0001]本专利技术涉及秒表检测
,具体涉及一种基于SOPC的秒表校准装置。

技术介绍

[0002]秒表包括电子秒表和机械秒表,属于测量时间的设备,由于秒表具有准确度高、体积小、便携性好等优点而被广泛应用在工、农业生产的各个方面。秒表在使用过程中,由于机械秒表中由游丝组成的机械震荡系统和电子秒表的晶体振荡器系统内硬件老化,造成打表准确度逐渐偏离,需要定期对秒表进行校准。
[0003]现有的秒表校准设备通常是以单片机或是以其他分离器件的形式来设计电路,这些校准设备体积大、便携性差、拆装过程复杂、校准难度大,且维护困难、校准信号容易受到干扰;同时目前常用的时间检定仪由于驱动能力不足,每次校准只能驱动一个打表机构,校准效率低下。

技术实现思路

[0004]为了解决上述问题,本专利技术提供一种基于SOPC的秒表校准装置,包括依次通过电性连接的标准时间模块、高稳晶振、FPGA模块、触发电路模块、光电耦合电路、信号放大电路、打表机构;所述FPGA模块包括SOPC系统、分频模块和计数器模块;所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SOPC的秒表校准装置,其特征在于,包括依次通过电性连接的标准时间模块、高稳晶振、FPGA模块、触发电路模块、光电耦合电路、信号放大电路、打表机构;所述FPGA模块包括SOPC系统、分频模块和计数器模块;所述SOPC系统包括通过嵌入式安装在FPGA模块上的NIOSⅡ软核、UART控制器、PIO控制器、EPCS控制器;所述UART控制器、PIO控制器、EPCS控制器通过AVALON总线与NIOSII软核传输信息。2.根据权利要求1所述的一种基于SOPC的秒表校准装置,其特征在于,所述NIOSⅡ软核完成处理系统控制、多任务处理、中断响应、外设通信、存储器交互;所述UART控制器设有用于连接液晶屏的串口;所述PIO控制器为标准时间模块和信号处理电路并行提供控制信号;所述EPCS控制器通过SPI协议与FLASH进行通信。3.根据权利要求2所述的一种基于SOPC的秒表校准装置,其特征在于,所述分频模块和计数器模块使用VERILOG语言。4.根据权利要求1所述的一种基于SOPC的秒表校准装置,其特征在于,所述标准时间模块通过高稳晶振...

【专利技术属性】
技术研发人员:王迎陈龙匡锐丹严小锐刘雨阳
申请(专利权)人:成都飞机工业集团有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1