具有受控差分均衡电压斜率限制的通用模拟开关制造技术

提供了一种差分斜率限制开关和方法。通常，开关包括：第一晶体管，所述第一晶体管具有耦接至开关的第一端口的第一源极漏极(SD)和阱、栅极和第二SD；以及第二晶体管，所述第二晶体管具有耦接至第二端口的第一SD和阱、栅极和耦接至第一晶体管的第二SD的第二SD。当接收到信号用于闭合开关时，选择器电路将第一晶体管的栅极耦接至第一电流源，并且当没有接收到信号时，将第一晶体管的栅极耦接至第一端口。当接收到信号时，第二选择器电路将第二晶体管的栅极耦接至第二电流源或者耦接至第二端口。第一反馈电容器和第二反馈电容器将每个栅极耦接至开关的相对侧上的端口，并且通过电流源来限制闭合的开关两端的电压转变的斜率。限制闭合的开关两端的电压转变的斜率。限制闭合的开关两端的电压转变的斜率。

【技术实现步骤摘要】
【国外来华专利技术】具有受控差分均衡电压斜率限制的通用模拟开关
[0001]相关申请的交叉引用
[0002]本申请是于2020年3月19日提交的美国非临时申请第16/823,528号的国际申请，其要求于2019年3月21日提交的美国临时专利申请第62/821,880号的优先权和权益，这两个申请出于所有目的通过引用其整体并入本文中。


[0003]本公开内容总体上涉及模拟开关，并且更具体地涉及用于多消耗者电压调节器中的差分斜率限制模拟开关以及操作差分斜率限制模拟开关的方法。

技术介绍

[0004]模拟开关被设计成用于宽范围的应用中以用于连接或断开连接开关的不同侧上的信号，以及/或者在信号处于不同电压域时(通常情况下)均衡各侧之间的电压。参照图1，常规的模拟开关100通常包括一个或更多个压控半导体器件例如金属氧化物半导体场效应晶体管(FET 102)，以及控制电路104，该控制电路104被配置成接收输入信号并且生成一个或更多个开关使能信号(switch_en)和互补(switch_en_B)来导通或关断(一个或多个)FET 102以连接或断开连接开关100的不同侧上的信号(V
左
和V
右
)。
[0005]参照图2，注意到常规的模拟开关在连接具有显著电压差的两个负载时通常引起高电压斜率转变，这取决于其中包括开关的电路的设计和要求。这转而可能致使非常高的、不受控制的峰值电流，这可能引起对其中包括开关的其他电路的不期望的噪声和/或干扰，以及对开关的任一侧或两侧上的电路或元件的电路故障或损坏，并且因此是不期望的。通常，电压斜率被描述或被定义为电压的变化除以时间的变化(转变)。在转变斜率不恒定的情况下，例如在通常情况下，电压的变化在转变的开始时较快，并且在朝着转变结束时变得较慢，所谓电压斜率意指在电压转变期间实现的每单位时间的电压的变化的最大幅度。在图2中图形化地示出的实施方式中，可以看出对于常规的模拟开关，在施加开/关输入信号之后，将开关100的第一V
左
侧上的10伏(v)信号连接至开关的第二V
右
侧上的4v信号，致使开关的左侧和右侧两者上的高电压斜率。特别地要注意，闭合模拟开关致使在小于约100纳秒(nsec)内，高电压斜率从10v的V
左
下降至7v的均衡电压(V
均衡
)，以及从4v的V
右
上升至均衡电压。
[0006]在许多应用中，闭合的模拟开关两端的电压变化不能产生这样的高电压斜率转变。在高电压应用中尤其是这种情况，例如针对在电压调节器中使用的模拟开关，用于将功率或参考电压耦接至消耗者例如电容传感器、半导体存储器、微控制器、接口和其他电气电路或元件。使用常规的模拟开关以通过电压调节器将消耗者连接至电压源或者使消耗者与电压源断开连接，通常导致电压随时间的快速且不受控制的变化(dv/dt)，从而致使开关两端的高电压斜率转变，以及不期望的高峰值电流和/或欠电压状况。此外，如果不受限制，该电压斜率可能引起电压源输出和/或电压源供应不期望的临时电压降。
[0007]在应用中出现了关于常规的模拟开关的另一问题，其中使用多个常规的模拟开关
尝试从单个调节电压源向系统或设备中的多个消耗者供应。当多个消耗者之一的容性负载基本上大于其他消耗者的容性负载和/或电压源的输出电容时，通过常规的模拟开关将具有较大容性负载的消耗者耦接至电压源，将致使电压源上和供应至其他消耗者的电压上不受控制的高电压斜率转变。
[0008]因此，需要一种模拟开关，其能够针对宽范围的电压差限制闭合的开关两端的电压转变的电压斜率。还需要包括多个这种开关的电压调节器和电路，以从单个电压调节器向多个电路和元件供应电力和/或参考电压。

技术实现思路

[0009]提供了一种用于限制闭合的开关两端的电压转变的斜率的通用斜率限制模拟开关以及用于操作该通用斜率限制模拟开关的方法。斜率限制模拟开关在具有多个电压调节器或多消耗者电压调节器的多路复用器中特别有用。
[0010]差分斜率限制开关被配置成针对宽范围的输入电压差、容性负载和操作条件，在闭合的开关两端提供一种无缝双向自对准差分电压转变斜率限制。通常，斜率限制模拟开关包括：第一晶体管，所述第一晶体管具有耦接至开关的第一端口的第一源极漏极(SD)和阱、栅极和第二SD；以及第二晶体管，所述第二晶体管具有耦接至第二端口的第一SD和阱、栅极和耦接至第一晶体管的第二SD的第二SD。当接收到信号用于闭合开关时，第一选择器电路将第一晶体管的栅极耦接至第一电流源，并且当没有接收到信号时，将第一晶体管的栅极耦接至第一端口上的电压。当接收到信号时，第二选择器电路将第二晶体管的栅极耦接至第二电流源，或者耦接至第二端口上的电压。该开关还包括耦接至第一晶体管的栅极和第二晶体管的栅极的第一电容性元件和第二电容性元件。这些电容性元件可以包括分立的反馈/积分电容器或者在晶体管的栅极与SD之间产生的本征电容，并且与电流源一起定尺寸和/或被配置成限制闭合的开关两端的电压转变的斜率。
[0011]在一些实施方式中，差分斜率限制开关还包括耦接在第一端口与第二端口之间并且耦接至第一晶体管的第二SD与第二晶体管的第二SD之间的节点(V
Mid
)的最低电压选择器，该最低电压选择器被配置成将节点耦接至第一端口或第二端口上的最低电压，以防止耦接至处于最低电压的第一端口或第二端口的第一晶体管或第二晶体管的正向偏置。在一个示例性实施方式中，最低电压选择器包括彼此串联耦接并且与第一晶体管和第二晶体管并联耦接的第三晶体管和第四晶体管。第三晶体管具有耦接至第四晶体管的第一SD并且耦接至第一晶体管与第二晶体管之间的节点的第一SD、耦接至开关的第一端口的第二SD、以及耦接至开关的第二端口的栅极。第四晶体管具有耦接至开关的第二端口的第二SD、以及耦接至开关的第一端口的栅极。
[0012]下面参照附图来详细地描述本专利技术的实施方式的其他特征和优点以及本专利技术的各种实施方式的结构和操作。注意，本专利技术不限于本文中描述的特定实施方式。本文中提出这样的实施方式仅出于说明性目的。基于本文中所包含的教导，附加实施方式对相关领域技术人员而言将是明显的。
附图说明
[0013]现在将参照所附示意图仅通过示例的方式来描述本专利技术的实施方式，其中对应的
附图标记指示对应的部件。此外，并入本文中并且形成说明书的一部分的附图示出了本专利技术的实施方式，并且附图与说明书一起进一步用于说明本专利技术的原理并且使得相关领域的技术人员能够进行并使用本专利技术。
[0014]图1(常规的)是常规的模拟开关的示意框图；
[0015]图2(常规的)是图形化地示出图1的闭合的开关两端的不受控制的高斜率转变的波形图；
[0016]图3是差分斜率限制开关的实施方式的框图；
[0017]图4是差分斜率限制开关的实施方式的详细示意框图；
[0018]图5是图形化地示出图4的闭合差分斜率限制开关两端的受控斜率转变的波形图，其本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种差分斜率限制开关，包括：第一晶体管，所述第一晶体管包括：耦接至所述开关的第一端口的第一源极漏极(SD)端子和体端子、栅极以及第二SD端子；第二晶体管，所述第二晶体管包括：耦接至所述开关的第二端口的第一SD端子和体端子、栅极以及耦接至所述第一晶体管的第二SD的第二SD端子；第一选择器电路，所述第一选择器电路耦接至所述第一晶体管的栅极、耦接至所述第一端口上接收的电压(V
左
)、并且耦接至第一电流源，所述第一选择器电路被配置成当由所述第一选择器电路接收到开关使能(switch_en)信号用于闭合所述开关时，将所述第一晶体管的栅极耦接至所述第一电流源，并且当没有接收到所述switch_en信号时，将所述第一晶体管的栅极耦接至V
左
；以及第二选择器电路，所述第二选择器电路耦接至所述第二晶体管的栅极、耦接至所述第二端口上接收的电压(V
右
)、并且耦接至第二电流源，所述第二选择器电路被配置成当由所述第二选择器电路接收到所述switch_en信号时，将所述第二晶体管的栅极耦接至所述第二电流源，并且当没有接收到所述switch_en信号时，将所述第二晶体管的栅极耦接至V
右
。2.根据权利要求1所述的开关，还包括：耦接至所述第一晶体管的栅极的第一电容性元件、以及耦接至所述第二晶体管的栅极的第二电容性元件，其中，所述第一电容性元件和所述第二电容性元件以及所述第一电流源和所述第二电流源被配置成当闭合时限制所述开关两端的电压转变的斜率。3.根据权利要求2所述的开关，其中，所述第一电容性元件包括耦接在所述第一晶体管的栅极与所述开关的所述第二端口之间的第一电容器，并且所述第二电容性元件包括耦接在所述第二晶体管的栅极与所述开关的所述第一端口之间的第二电容器。4.根据权利要求2所述的开关，其中，所述第一电容性元件包括耦接至所述第一晶体管的栅极并且耦接在所述第一晶体管的第二SD与所述第二晶体管的第二SD之间的第一电容器，并且所述第二电容性元件包括耦接至所述第二晶体管的栅极并且耦接在所述第一晶体管的第二SD与所述第二晶体管的第二SD之间的第二电容器。5.根据权利要求2所述的开关，还包括耦接在所述第一端口与所述第二端口之间、并且耦接至所述第一晶体管的第二SD与所述第二晶体管的第二SD之间的节点的最低电压选择器，所述最低电压选择器被配置成将所述节点耦接至所述第一端口或所述第二端口上的最低电压以防止耦接至处于所述最低电压的所述第一端口或所述第二端口的所述第一晶体管或所述第二晶体管的正向偏置。6.根据权利要求5所述的开关，其中，所述最低电压选择器包括彼此串联耦接并且与所述第一晶体管和所述第二晶体管并联耦接的第三晶体管和第四晶体管，其中：所述第三晶体管具有耦接至所述第四晶体管的第一SD并且耦接至所述第一晶体管与所述第二晶体管之间的所述节点的第一SD、耦接至所述开关的所述第一端口的第二SD、以及耦接至所述开关的所述第二端口的栅极；并且所述第四晶体管具有耦接至所述开关的所述第二端口的第二SD、以及耦接至所述开关的所述第一端口的栅极。7.根据权利要求1所述的开关，其中，所述第一选择器电路包括第一反相器，并且所述第二选择器电路包括第二反相器。
8.根据权利要求6所述的开关，还包括：耦接至所述第一反相器并且耦接至V
左
的第一电平移位器以及耦接至所述第二反相器并且耦接至V
右
的第二电平移位器，所述第一电平移位器和所述第二电平移位器中的每一个被配置成接收低电压(LV)输入信号并且被配置成将高电压(HV)switch_en信号输出至耦接至所述第一电平移位器和所述第二电平移位器的所述第一反相器或所述第二反相器。9.一种多消耗者电压调节器，包括：具有电压输出端的调节器；以及多路复用器，所述多路复用器具有耦接至所述电压输出端的输入端和多个差分斜率限制开关，每个差分斜率限制开关包括耦接至所述多路复用器的所述输入端的第一端口和耦接至多个消耗者之一的第二端口，其中，所述多个差分斜率限制开关中的每一个被配置成限制通过所述开关的电流，使得所述多个差分斜率限制开关中的闭合的第一差分斜率限制开关两端的电压转变的斜率被限制，并且基本上等于当闭合时的剩余的多个差分斜率限制开关两端的电压转变的斜率。10.根据权利要求9所述的电压调节器，其中，所述多个差分斜率限制开关中的每一个包括：第一晶体管，所述第一晶体管包括：耦接至所述开关的第一端口的第一源极漏极(SD)端子和体端子、栅极以及第二SD端子；第二晶体管，所述第二晶体管包括：耦接至所述开关的第二端口的第一SD端子和体端子、栅极以及耦接至所述第一晶体管的所述第二SD的第二SD端子；第一选择器电路，所述第一选择器电路耦接至所述第一晶体管的栅极、耦接至所述第一端口上接收的电压(V
左
)、并且耦接至第一电流源，所述第一选择器电路被配置成当由所述第一选择器电路接收到开关使能(switch_en)信号用于闭合所述开关时，将所述第一晶体管的栅极耦接至所述第一电流源，并且当没有接收到所述switch_en信号时，将所述第一晶体管的栅极耦接至V
左
；第二选择器电路，所述第二选择器电路耦接至所述第二晶体管的栅极、耦接至所述第二端口上接收的电压(V
右
)、并且耦接至第二电流源，所述第二选择器电路被配置成当由所述第二选择器电路接收到所述switch_en信号时，将所述第二晶体管的栅极耦...

【专利技术属性】
技术研发人员：奥伦，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：