读出电路制造技术

本发明专利技术提出一种读出电路。所述读出电路耦接到像素电路，用于从所述像素电路读出信号。所述读出电路包括偏置电路。所述偏置电路包括共源共栅晶体管及偏置晶体管。所述共源共栅晶体管的第一端耦接到所述偏置电路的输出端及所述像素电路。所述共源共栅晶体管的第二端耦接到所述偏置晶体管的第一端。所述偏置晶体管的第二端耦接到负电压。本发明专利技术的读出电路能够有效地从像素电路的浮动扩散节点读出信号。有效地从像素电路的浮动扩散节点读出信号。有效地从像素电路的浮动扩散节点读出信号。

【技术实现步骤摘要】
读出电路


[0001]本专利技术涉及一种电路，且具体来说涉及一种读出电路。

技术介绍

[0002]一般来说，由于图像传感器的像素电路中的浮动扩散节点(floating diffusion node)的有效电压范围受到读出电路的输出电压摆幅(output voltage swing，OVS)的限制，因此由像素电路的光电二极管提供的感测信号可能被截断，并且进一步导致图像失真。因此，关于如何使读出电路具有较宽的输出电压摆幅，下面提供几个实施例的解决方案。

技术实现思路

[0003]本专利技术涉及一种读出电路，并且能够有效地从像素电路的浮动扩散节点读出信号。
[0004]本专利技术的读出电路适于耦接到像素电路，用于从像素电路读出信号。读出电路包括偏置电路。偏置电路包括共源共栅晶体管及偏置晶体管。共源共栅晶体管的第一端耦接到偏置电路的输出端及像素电路。共源共栅晶体管的第二端耦接到偏置晶体管的第一端。偏置晶体管的第二端耦接到负电压。
[0005]基于上述内容，根据本专利技术的读出电路，读出电路耦接到负电压，以提供具有高动态范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于从像素电路读出信号的读出电路，其特征在于，包括：偏置电路，包括共源共栅晶体管及偏置晶体管，其中所述共源共栅晶体管的第一端耦接到所述偏置电路的输出端及所述像素电路，所述共源共栅晶体管的第二端耦接到所述偏置晶体管的第一端，并且所述偏置晶体管的第二端耦接到负电压。2.根据权利要求1所述的读出电路，其特征在于，所述像素电路是有源像素传感器。3.根据权利要求1所述的读出电路，其特征在于，所述像素电路包括：复位晶体管，其中所述复位晶体管的第一端耦接到电源电压，并且所述复位晶体管的第二端耦接到浮动扩散节点；光电二极管，其中所述光电二极管的第一端耦接到所述浮动扩散节点，并且所述光电二极管的第二端耦接到偏置电压；源极跟随器晶体管，其中所述源极跟随器晶体管的第一端耦接到所述电源电压，并且所述源极跟随器晶体管的控制端耦接到所述浮动扩散节点；以及选择晶体管，其中所述选择晶体管的第一端耦接到所述源极跟随器晶体管的第二端，且所述选择晶体管的第二端耦接到所述共源共栅晶体管的所述第一端。4.根据权利要求3所述的读出电路，其特征在于，所述负电压满足第一方程式：V
MINUS
≤V
bias-2
×
V
OV-V
GS
，其中符号V
MINUS
表示所述负电压，符号V
bias
表示由所述偏置晶体管的控制端接收的偏置电压，符号2*V
OV
表示所述偏置晶体管及所述共源共栅晶体管的两个过驱动电压，且符号V
GS
表示所述源极跟随器晶体管的栅极-源极电压。5.根据权利要求4所述的读出电路，其特征...

【专利技术属性】
技术研发人员：郑国韦，陈季廷，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：