同步控制装置制造方法及图纸

一种同步控制装置，包括存储器１０１、时钟发生电路１０２和控制电路１０３，存储器１０１存储以规定量块化的块数据，时钟发生电路１０２根据须与之同步的数据率发生输入时钟，控制电路１０３根据来自上述时钟发生电路１０２的输入侧时钟Ｃｉｎ发生输出侧时钟Ｃｏｕｔ。上述存储器１０１根据来自上述钟脉冲发生电路１０２的输入钟脉冲Ｃｉｎ，以块单位存储块数据，同时根据来自上述存储器控制电路１０３的输出侧时钟Ｃｏｕｔ，以块单位输出存储的块数据。上述存储器控制电路１０３检测上述存储器１０１中的输入数据量与输出数据量之差，并根据检测到的差值改变输出侧时钟Ｃｏｕｔ的速度，使其与来自上述时钟发生电路１０２的输入侧时钟Ｃｉｎ同步。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及同步控制装置，它用于例如在图像信号的再生速度未必恒定的放映机中使声音与图像同步后输出的控制。
技术介绍
例如，磁带录象机(下称VTR)中存在着一种标准的外部同步信号，根据该外部同步信号再生图像信号，同时，声音信号也是根据上述外部同步信号进行再生的。具体地说，在VTR中，暂时存储于存储器中的声音信号追循着根据外部同步信号生成的时钟(下称基准时钟)来再生暂时存储于存储器中的声音信号，得到了与图像一致的声音。这里，虽然上述存储器的输入数据量和输出数据量与基准时钟之间可能产生局部的偏差，但总体上是稳定的。因此，在上述VTR中，上述存储器的写入时钟(下称输入侧时钟)和读出时钟(下称输出侧时钟)是在一定的速度下被分别控制的，与基准时钟之间的偏差是由时基校正器(TBC)等进行消除的。然而，在不存在基准时钟的系统、例如放映机中，图像信号的再生速度是由胶片的过片(コマ送リ)速度确定的，无论在局部还是在总体上都很难保证该再生速度绝对恒定，无论在局部还是在总体上都变动。虽然需要与图像信号的再生速度同步来再生声音信号，但在以往的放映机等系统中，不管暂时存储声音信号的存储器的输入侧时钟(即基于图像信号再生速度的时钟)和输出侧时钟之间产生怎样的偏差，输出侧时钟的速度总是恒定不变的。这样，不仅图像和声音之间可能随时产生偏移，同时例如当输入侧时钟单调增加时，上述存储器还可能成为满(フル)状态，导致放映故障。因此，为了防止图像与声音的偏移和存储器满的状态，例如利用相位同步环路(PLL锁相环)，强制地使上述存储器的输入侧时钟和输出侧时钟一致。但在这种情况下，输出侧时钟对输入侧时钟的局部变动过敏地反应，导致放音失真。为了防止上述放音失真，可以将输出侧时钟响应的响应速度放慢，但这又会使输出侧时钟的响应恢复正常状态需要较长时间，导致图像和声音产生偏移。即，在以往的存储器控制中，从存储器输出数据的速度(下称输出速度)只有定常状态和加速方式两种。因此，如附图说明图1所示，不管输出侧时钟和输入侧时钟之间产生了多大的偏差，输出侧时钟只能以一个恒定的值、如加上速度增加量“si”后的速度进行追踪。这样，假如当前输出速度与目标(期望速度)速度之间形成了较大的差值，在以往的存储器控制中，如后述将以往的存储器控制与本专利技术同步控制装置的存储器控制进行比较的图4所示，输出速度达到期望速度sd前需要一个较长的时间td的额外时间，在时间td期间，声音和图像仍会保持偏移状态。此外，在当前输出速度与期望速度之间只有微小差异时，如后述将以往的存储器控制与本专利技术同步控制装置的存储器控制进行比较的图5所示，由于输出速度在一个很短的时间td内达到期望速度sd，即输出速度急速变化，也会降低声音的自然效果。因此，本专利技术的目的是提供一种可以使输出侧数据的速度与输入侧数据的速度完全同步的同步控制装置。此外，本专利技术的目的是提供一种可以使声音与图像完全同步的同步控制装置。专利技术的公开本专利技术的同步控制装置包括存储装置，存储以规定量块化的块数据；时钟发生装置，根据同步的数据率发生输入侧时钟；控制装置，根据从上述时钟发生装置来的输入侧时钟，发生输出侧时钟。此外，上述存储装置根据从上述时钟发生装置来的输入侧时钟，以块单位存储块数据，同时根据来自上述控制装置的输出侧时钟，将存储的块数据以块为单位进行输出。还有，上述控制装置检测上述存储装置中的输入数据量和输出数据量之间的差量，并根据检测到的差量改变输出侧时钟的速度，使其与来自上述时钟发生装置的输入侧时钟同步。还有，在本专利技术的同步控制装置中，例如在上述差量较大的情况下，上述控制装置使输出侧时钟的速度变大，在上述差量较小的情况下，使输出侧时钟的速度变小。另外，在本专利技术的同步控制装置中，上述存储装置存储声音信号。同时，上述时钟发生装置发生基于图像信号的再生速度的输入侧时钟。附图的简单说明图1是用于说明以往的存储器控制的图；图2是表示本专利技术的同步控制装置的结构的框图；图3是用于说明上述同步控制装置的存储器控制的图；图4是表示当声音信号的再生速度与期望速度相差较大时将上述同步控制装置的存储器控制与以往的存储器控制进行比较的图；图5是表示在声音信号的再生速度与期望速度相差很小时将上述同步控制装置的存储器控制与以往的存储器控制进行比较的图；图6是表示应用了本专利技术的同步控制装置的放映机的结构的框图。用于实施专利技术的最佳方案下面，参照附图详细说明实施本专利技术的最佳方案。本专利技术的同步控制装置例如应用于图2所示构成的时基校正器(TBC)100。该TBC100包括存储器101、时钟发生电路102和存储器控制电路103，存储器101通过输入端子Iin供给输入数据Din，通过输出端子Iout输出输出数据Dout。时钟发生电路102发生输入侧时钟Cin，存储器控制电路103发生输出侧时钟Cout。时钟发生电路102对存储器101及存储器控制电路103发生输入侧时钟Cin，还有，存储器控制电路103对存储器101发生输出侧时钟Cout。具有上述构成的TBC100例如对不保证总是以恒定速度再生的图像，使其与声音同步输出。在此，通过输入端子Iin供给存储器101的输入数据Din是单位时间的声音数据，是用规定量块化后的数据。存储器101是先进先出(FIFO)存储器，最多能够存储几个数据块。并且，在存储器101中，输入数据Din是根据后述的输入侧时钟Cin、以块为单位存储的，而输出数据Dout是根据后述的输出侧时钟Cout、以一定间隔从该存储器101中输出的。将图像信号再生速度的信息提供到时钟发生电路102(未图示)中。该时钟发生电路102根据上述提供来的图像信号的再生速度信息，分别对存储器101和存储器控制电路103发生输入侧时钟Cin。这样，存储器101即可如上所述，根据来自钟脉冲发生电路102的输入侧时钟Cin，以块为单位存储输入数据Din。存储器控制电路103根据来自时钟发生电路102的输入侧时钟Cin生成输出侧时钟Cout并将生成的输出侧时钟Cout发往存储器101，以指定存储器101中的数据输出。如此，当存储器101从存储器控制电路103得到输出侧时钟Cout时，便通过输出端子Iout输出一块输出数据Dout。下面，对上述存储器控制电路103进行具体说明。在应用了本专利技术的TBC100中，存储器控制电路103根据存储器101中的输入数据量和输出数据量之差，改变输出侧时钟Cout的发生间隔，即输出侧时钟Cout的速度。即，存储器控制电路103通过检测来自时钟发生电路102的输入侧时钟Cin与发往存储器101的输出侧时钟Cout之差，识别当前存入存储器101的输入数据Din的块数。此外，当存储器101中存储了M个数据块时，存储器控制电路103将输出侧时钟Cout的速度控制到后述的任意速度“S”，并以该速度“S”向存储器101发生输出侧时钟Cout。上述速度“s”在存储器101中存储的数据块数“M”以及上述存储器101中最多能够存储的数据块数“N”之间有如下关系M＝N/2此时的速度“s”是与输入侧时钟Cin的速度一致的最佳速度(下称期望速度)。这里，图3示出了存储器101中存储的数据块数(下称存储数据数)和存储器控制电路103发生的输出侧时钟Cout的速度之间的关本文档来自技高网...

【技术保护点】
一种同步控制装置，其特征在于：包括存储装置、时钟发生装置和控制装置，存储装置存储以规定量块化的块数据，时钟发生装置根据须与之同步的数据率发生输入侧时钟，控制装置根据来自上述时钟发生装置的输入侧时钟，发生输出侧时钟；上述存储装置根据来自上 述时钟发生装置的输入侧时钟，以块单位存储块数据，同时以块单位输出根据来自上述控制装置的输出侧时钟存储的块数据；上述控制装置检测上述存储装置中的输入数据量和输出数据量之差，根据检测的差值改变输出侧时钟的速度，使其与来自上述时钟发生装置的输 入侧时钟同步。

【技术特征摘要】
JP 1996-6-18 156799/961.一种同步控制装置，其特征在于包括存储装置、时钟发生装置和控制装置，存储装置存储以规定量块化的块数据，时钟发生装置根据须与之同步的数据率发生输入侧时钟，控制装置根据来自上述时钟发生装置的输入侧时钟，发生输出侧时钟；上述存储装置根据来自上述时钟发生装置的输入侧时钟，以块单位存储块数据，同时以块单位输出根据来自上述控制装置的输出侧时钟存...

【专利技术属性】
技术研发人员：今桥一泰，馆胜一，野口纪彦，
申请(专利权)人：索尼电影产品公司，
类型：发明
国别省市：US[美国]