本公开涉及成像装置、成像系统和移动体。成像装置包括：第一传输线，连接到多个位存储器；多个第二位存储器，设置在存储器区域的外部并连接到第一传输线，并且第二位存储器各自被配置为保持作为多个位中的不同位之一的一位的数字信号；第二传输线，连接到多个第二位存储器的一部分；以及，第三传输线，连接到多个第二位存储器的另一部分。第二位存储器的另一部分。第二位存储器的另一部分。
【技术实现步骤摘要】
成像装置、成像系统和移动体
[0001]本申请是申请日为2019年02月03日、申请号为201910108221.3专利技术名称为“成像装置、成像系统和移动体”的专利技术专利申请的分案申请。
[0002]本专利技术涉及成像装置、成像系统和移动体。
技术介绍
[0003]日本专利申请公开No.2014
‑
165733讨论了一种成像装置，该成像装置包括对光电转换单元的信号执行AD转换的模拟
‑
数字(AD)转换单元。在该成像装置中，AD转换单元布置成多行和多列。
[0004]在日本专利申请公开No.2014
‑
165733中讨论的成像装置中，一列中的AD转换单元连接到一个垂直总线。该垂直总线连接到对应于每列提供的信号保持单元。数字信号从每列的信号保持单元顺序地传输到输出单元。
技术实现思路
[0005]根据本专利技术的一个方面，成像装置包括：多个光电转换单元，布置成多行和多列；存储器区域，其中多个第一位存储器布置成多行和多列，第一位存储器各自保持一位的数字信号，并且该一位是数字信号的不同位之一，该数字信号由多个位形成且通过基于由多个光电转换单元中的对应光电转换单元生成的信号的信号的模拟
‑
数字(AD)转换而生成；第一传输线，设置为对应于多列中的一列中的多个第一位存储器，并且从存储器区域延伸到存储器区域的外部，第一传输线连接到该一列中的多个第一位存储器；多个第二位存储器，设置在存储器区域的外部并连接到第一传输线，第二位存储器各自被配置为保持一位的数字信号，该一位是多个位中的不同位之一；第二传输线，连接到多个第二位存储器的一部分；以及，第三传输线，连接到多个第二位存储器的另一部分。
[0006]参考附图，根据示例性实施例的以下描述，本专利技术的其它特征将变得清楚。
附图说明
[0007]图1A和图1B分别是示出成像装置的配置的示意图和截面图。
[0008]图2是示出像素的配置的等效电路图。
[0009]图3是示出第二芯片的配置的框图。
[0010]图4A和图4B分别是示出第二芯片的部分区的配置的图示和示出模拟
‑
数字(AD)转换单元的配置的框图。
[0011]图5是示出第一存储器和缓冲存储器中的每一个的配置的框图。
[0012]图6是示出缓冲存储器的配置的图示。
[0013]图7是示出成像装置的操作的图示。
[0014]图8是示出第一存储器和缓冲存储器中的每一个的配置的图示。
[0015]图9是示出成像装置的配置的示意图。
[0016]图10A和图10B分别是示出第二芯片的配置的框图和示出AD转换单元的配置的框图。
[0017]图11是示出成像装置的配置的图示。
[0018]图12是示出整个成像系统的图示。
[0019]图13A和图13B是各自示出整个移动体的图示。
[0020]图14是示出成像系统的信号处理流程的流程图。
具体实施方式
[0021]日本专利申请公开No.2014
‑
165733讨论了成像装置，但是没有讨论位存储器，每个位存储器保持由多个位形成的数字信号的一个不同位，也没有讨论用于传输数字信号的传输线的连接配置。
[0022]下面要描述的技术涉及一种用于加速由多个位形成的数字信号的传输，同时抑制传输线的布线数量的增加的技术。
[0023]以下将参考附图来描述示例性实施例。
[0024]图1A是示出根据第一示例性实施例的成像装置中包括的第一芯片1和第二芯片5的图示。在第一芯片1中，光电转换单元13布置成多行和多列。此外，在第二芯片5中，模拟
‑
数字(AD)转换单元(下文中，各自称为“AD转换器(ADC)”)21布置成多行和多列。ADC21执行基于由光电转换单元13生成的信号的信号到由多个位形成的数字信号的AD转换。在图1A中，仅示出了光电转换单元13和ADC21。然而，除了这些单元之外，用于控制光电转换单元13的控制线和用于传输基于由光电转换单元13累积的电荷的信号的信号线适当地设置在第一芯片1和第二芯片5中。此外，垂直扫描电路和诸如定时生成器之类的驱动电路适当地设置在第一芯片1或第二芯片5中。
[0025]图1B是第一芯片1和第二芯片5的截面图。第一芯片1和第二芯片5经由接合平面2连接。在接合平面2处，位于第一芯片1的最上层和绝缘层中的布线和位于第二芯片5的最上层和绝缘层中的布线连接。Cu通常用于布线。Al也可以用作另一个示例。位于第一芯片1的最上层中的布线和位于第二芯片5的最上层中的布线经由连接部3连接。
[0026]图2是根据本示例性实施例的像素11的等效电路图。像素11包括充当光电转换单元13的光电二极管。穿过微透镜和滤色器(未示出)的光入射在像素11的光电二极管上。
[0027]光电二极管经由传送晶体管603连接到浮动扩散部(下文中称为“FD部”)605。此外，传送晶体管603的栅极经由控制线650连接到垂直扫描电路(未示出)。控制线650传输信号Tx。
[0028]FD部605连接到放大晶体管607的栅极和复位晶体管606。
[0029]复位晶体管606和放大晶体管607被供应电源电压Vdd。复位晶体管606的栅极经由控制线660连接到垂直扫描电路(未示出)。控制线660传输信号Rx。
[0030]放大晶体管607连接到选择晶体管608。选择晶体管608的栅极经由控制线665连接到垂直扫描电路(未示出)。控制线665传输信号PSELx。
[0031]选择晶体管608连接到信号线201。
[0032]图3是示出根据本示例性实施例的成像装置的第二芯片5的配置的框图。
[0033]第二芯片5包括AD转换区(在图3中指示为“ADC阵列”)22，其中ADC 21布置成多行和多列。AD转换区22也布置成多行和多列。对应于每个AD转换区22提供缓冲存储器25。AD转换区22的ADC21和缓冲存储器25通过图3中未示出的传输线连接。
[0034]第二芯片5进一步包括垂直扫描电路(在图3中指示为“VSCAN”)24，该垂直扫描电路24顺序地扫描布置在第一芯片1中的每行中的像素11。
[0035]第二芯片5包括数字信号处理电路(下文中称为“数字前端(DFE)”，如图3中所指示的)28。DFE 28针对从缓冲存储器25输出的数字信号执行各种处理(包括噪声减法处理，以及如增益校正和偏移校正之类的各种校正)。第二芯片5包括两个DFE 28。DFE 28中的一个处理从多个缓冲存储器25输出的数字信号。
[0036]本示例性实施例的ADC 21执行斜坡信号比较型的AD转换，用于将斜坡信号与基于由光电转换单元13生成的信号的信号进行比较。第二芯片5包括生成该斜坡信号的斜坡信号生成单元35(指示为如图3中的“斜坡生成”)。
[0037]第二芯片5包括生成各种控制信本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电路，其特征在于，所述电路包括：多个模数AD转换单元，被配置为将模拟信号转换为数字信号；计数器，被配置为向所述多个AD转换单元输出计数信号；和第一存储器和第二存储器，各自被配置为保持所述数字信号，其中，所述计数器布置在平面图中在所述第一存储器和所述第二存储器之间的区域中。2.根据权利要求1所述的电路，还包括：第一线、第二线和第三线，被配置为传输所述计数信号，其中，所述第一线和所述第二线连接到彼此不同的多个AD转换单元，以及其中，所述第三条线连接到所述第一线和所述第二线。3.根据权利要求2所述的电路，还包括：扫描电路，被配置为扫描所述多个AD转换单元，并顺序地读取来自多个AD转换单元的数字信号，其中，所述第一线所连接的多个AD转换单元通过第一扫描线连接到所述扫描电路，以及其中，所述第二线所连接的多个AD转换单元通过第二扫描线连接到所述扫描电路。4.根据权利要求1所述的电路，还包括：第一数字信号处理电路，被配置为处理数字信号，其中，所述多个AD转换单元布置在所述计数器和所述第一数字信号处理电路之间的区域中。5.根据权利要求4所述的电路，还包括：第一接口电路，被配置为输出来自所述电路的信号，其中，所述第一数字信号处理电路布置在所述第一接口电路与所述多个AD转换单元之间。6.根据权利要求4所述的电路，其中所述第一存储器布置在所述多个AD转换单元和所述第一数字信号处理电路之间。7.根据权利要求4所述的电路，还包括：第一阵列和第二阵列，各自包括所述多个AD转换单元；第二数字信号处理电路，被配置为处理数字信号，其中，所述第一阵列布置在所述计数器和所述第二数字信号处理电路之间的区域中。8.根据权利要求4所述的电路，还包括：第一阵列和第二阵列，各自包括所述多个AD转换单元；第二数字信号处理电路，被配置为处理所述数字信号，其中，所述第二阵列布置在所述计数器和所述第二数字信号处理电路之间的区域中。9.根据权利要求8所述的电路，其中所述第一阵列中的多个AD转换单元布置成多行和多列，所述第二阵列中的多个AD转换单元布置成多行和多列。10.根据权利要求7所述的电路，还包括：第二接口电路，被配置为输出来自所述电路的信号，
其中，所述第二数字信号处理电路布置在所述第二接口电路与所述第二阵列之间。11.根据权利要求7所述的电路，还包括：包括多个存储器的第一存储器阵列，包括所述第一存储器，并且所述多个存储器各自被配置为保持数字信号；包括多个存储器的第二存储器阵列，包括所述第二存储器，并且所述多个存储器各自被配置为保持数字信号；其中在所述第二阵列和所述第二数字信号处理电路之间，第二存储器阵列布置成多行和多列。12.根据权利要求7所述的电路，其中，所述电路还包括第三阵列和第四阵列，在所述第三阵列和第四阵列中的每个中有多个AD转换单元，以及其中，在所述第三阵列和所述第四阵列之间有斜坡信号生成电路，所述斜坡信号生成电路被配置为生成斜坡信号。13.根据权利要求12所述的电路，其中所述第三阵列布置在所述斜坡信号生成电路和所述第一数字信号处理电路之间。...
【专利技术属性】
技术研发人员：吉田大介，白井誉浩，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。