一种基于FPGA的图像采集及显示装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的图像采集及显示装置，包括：FPGA芯片、Camera Link解码芯片、数模转换芯片和收发器；所述FPGA芯片包括CameraLink采集接口、可在PAL制式和VGA模式间切换的显示接口和异步RS422接口，所述Camera Link解码芯片与所述FPGA芯片通过所述Camera Link采集接口电连接，所述数模转换芯片与所述FPGA芯片通过所述显示接口电连接，所述收发器与所述FPGA芯片通过所述异步RS422接口电连接。本发明专利技术中可以实现图像数据的采集、将采集的图像数据叠加字符后显示输出、以及显示输出时在PAL制式和VGA模式间切换，并且具有性能好、实时性高、成本低的优点。成本低的优点。成本低的优点。

【技术实现步骤摘要】
一种基于FPGA的图像采集及显示装置


[0001]本专利技术属于信息处理
，更具体地，涉及一种基于FPGA的图像采集及显示装置。

技术介绍

[0002]传统的图像采集和显示装置，虽然也能实现高分辨率、高帧频的图像采集和显示，但无论是系统的成本、功耗、可靠性、实时性和启动时间等方面不尽如人意，因此迫切需要一种能以较低成本和功耗，实现高实时性、低功耗的图像采集和显示解决方案。

技术实现思路

[0003]针对现有技术的至少一个缺陷或改进需求，本专利技术提供了一种基于FPGA的图像采集及显示装置，可以实现图像数据的采集、将采集的图像数据叠加字符后显示输出、以及显示输出时在PAL制式和VGA模式间切换，并且具有性能好、实时性高、成本低的优点。
[0004]为实现上述目的，按照本专利技术的第一方面，提供了一种基于FPGA的图像采集及显示装置，包括：FPGA芯片、Camera Link解码芯片、数模转换芯片和收发器；
[0005]所述FPGA芯片包括Camera Link采集接口、可在PAL制式和VGA模式间切换的显示接口和异步RS422接口，所述Camera Link解码芯片与所述FPGA芯片通过所述Camera Link采集接口电连接，所述数模转换芯片与所述FPGA芯片通过所述显示接口电连接，所述收发器与所述FPGA芯片通过所述异步RS422接口电连接；
[0006]所述图像采集及显示装置通过所述收发器与上位机进行串行通讯，根据上位机的指令与所述Camera Link解码芯片、所述数模转换芯片进行信息交互，实现图像数据的采集、将采集的图像数据叠加字符后显示输出、以及显示输出时在PAL制式和VGA模式间切换。
[0007]优选的，基于FPGA的图像采集及显示装置还包括数据缓存模块，所述数据缓存模块与所述FPGA芯片采用Fly
‑
By拓扑结构，使得所述数据缓存模块的所有芯片之间共享控制线与地址线。
[0008]优选的，基于FPGA的图像采集及显示装置还包括电源电路，所述电源电路包括依次电连接的EMI滤波器、DC/DC隔离电源模块和降压稳压模块。
[0009]优选的，基于FPGA的图像采集及显示装置还包括看门狗电路，所述FPGA芯片还包括上电复位接口，所述看门狗电路与所述FPGA芯片通过所述上电复位接口电连接，所述看门狗电路用于监控所述电源模块的输入电压，若所述电源模块的输入电压下降至预设阈值，则产生复位信号使得所述FPGA芯片进入复位状态。
[0010]优选的，所述FPGA芯片包括PAL显示模块和VGA显示模块，所述PAL显示模块用于生成PAL制式的图像信号，所述VGA显示模块用于生成VGA模式的图像信号。
[0011]优选的，所述PAL显示模块分为PLL锁相环模块、同步模块以及PAL控制模块，所述PLL锁相环模块将系统时钟分频为如PAL信号像素时钟，所述同步模块完成行消隐脉冲、行同步脉冲、前均衡脉冲、后均衡脉冲、齿脉冲、行消隐及场消隐等信号实现，然后行程复合同
步信号和复合消隐信号，还用于输出的奇偶场FIFO读写使能信号，所述PAL控制模块根据所述同步模块输出的奇偶场FIFO读写使能信号，实现对图像数据的读取。
[0012]优选的，所述VGA显示模块分为PLL锁相环模块、同步模块以及VGA控制模块，所述PLL锁相环模块用于将系统时钟分频为VGA信号的像素时钟，所述同步模块用于实现行场同步信号控制，还用于输出当前的行地址、列地址和图像显示区域有效信号，所述VGA控制模块用于实现RGB信号的控制、行地址和列地址的控制、图像显示控制和帧控制功能。
[0013]优选的，所述收发器包括电源隔离及信号隔离模块。
[0014]优选的，所述FPGA芯片采用XC7K325T
‑
2FFG900芯片，所述Camera Link解码芯片采用DS90CR286AMTD芯片，所述数模转换芯片采用ADV7123芯片,所述收发器采用LTM2881型收发器。
[0015]优选的，所述看门狗电路采用MAX708S芯片。
[0016]总体而言，本专利技术与现有技术相比，具有有益效果：基于FPGA的图像采集及显示装置以可编程逻辑器FPGA为核心，结合大容量缓存芯片，实现高性能、高实时性、低功耗、低成本的嵌入式图像采集和显示。具体地，体现在：
[0017](1)采用嵌入式系统方案，启动时间短，成本低廉，可靠性高、环境适应性强。
[0018](2)图像采集可实现高分辨率、高帧频图像实时采集、显示。
[0019](3)PAL显示制式和VGA显示制式可根据指令自动切换显示制式，自动滤除图像噪声、完成盲元替换。
[0020](4)通过收发器和异步RS422接口接收异步RS422串口显示信息，将FPGA采集到的图像叠加部分字符后通过PAL/VGA显示输出，实现字符自动叠加的功能。
[0021](5)功耗管理模块可根据指令在低功耗模式和全速模式间切换，进一步降低系统的功耗。
[0022](6)适用于车载、舰载、机载高速图像采集和显示场景，具有较好的应用价值和推广前景。
附图说明
[0023]图1是本专利技术实施例的基于FPGA的图像采集及显示装置的示意图；
[0024]图2是本专利技术实施例的FPGA芯片的示意图；
[0025]图3是本专利技术实施例的数据缓存模块的示意图；
[0026]图4是本专利技术实施例的电源电路的示意图；
[0027]图5是本专利技术实施例的Camera Link图像采集信号示意图；
[0028]图6是本专利技术实施例的PAL/VGA显示驱动示意图；
[0029]图7是本专利技术实施例的PAL显示模块的示意图；
[0030]图8是本专利技术实施例的VGA显示模块的示意图。
具体实施方式
[0031]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼
此之间未构成冲突就可以相互组合。
[0032]本专利技术实施例的一种基于FPGA的图像采集及显示装置，包括：FPGA芯片、Camera Link解码芯片、数模转换芯片和收发器。FPGA芯片包括Camera Link采集接口、可在PAL制式和VGA模式间切换的显示接口和异步RS422接口，Camera Link解码芯片与FPGA芯片通过Camera Link采集接口电连接，数模转换芯片与FPGA芯片通过显示接口电连接，收发器与FPGA芯片通过异步RS422接口电连接。
[0033]图像采集及显示装置通过收发器与上位机进行串行通讯，根据上位机的指令与Camera Link解码芯片、数模转换芯片进行信息交互，实现图像数据的采集、将采集的图像数据叠加字符后显示输出、以及显示输出时在PAL制式和VGA模式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的图像采集及显示装置，其特征在于，包括：FPGA芯片、Camera Link解码芯片、数模转换芯片和收发器；所述FPGA芯片包括Camera Link采集接口、可在PAL制式和VGA模式间切换的显示接口和异步RS422接口，所述Camera Link解码芯片与所述FPGA芯片通过所述Camera Link采集接口电连接，所述数模转换芯片与所述FPGA芯片通过所述显示接口电连接，所述收发器与所述FPGA芯片通过所述异步RS422接口电连接；所述图像采集及显示装置通过所述收发器与上位机进行串行通讯，根据上位机的指令与所述Camera Link解码芯片、所述数模转换芯片进行信息交互，实现图像数据的采集、将采集的图像数据叠加字符后显示输出、以及显示输出时在PAL制式和VGA模式间切换。2.如权利要求1所述的一种基于FPGA的图像采集及显示装置，其特征在于，还包括数据缓存模块，所述数据缓存模块与所述FPGA芯片采用Fly
‑
By拓扑结构，使得所述数据缓存模块的所有芯片之间共享控制线与地址线。3.如权利要求1所述的一种基于FPGA的图像采集及显示装置，其特征在于，还包括电源电路，所述电源电路包括依次电连接的EMI滤波器、DC/DC隔离电源模块和降压稳压模块。4.如权利要求3所述的一种基于FPGA的图像采集及显示装置，其特征在于，还包括看门狗电路，所述FPGA芯片还包括上电复位接口，所述看门狗电路与所述FPGA芯片通过所述上电复位接口电连接，所述看门狗电路用于监控所述电源模块的输入电压，若所述电源模块的输入电压下降至预设阈值，则产生复位信号使得所述FPGA芯片进入复位状态。5.如权利要求1所述的一种基于FPGA的图像采集及显示装置，其特征在于，所述FPGA芯片包...

【专利技术属性】
技术研发人员：王明博，曾文兵，王亚飞，左国星，朱祥，
申请(专利权)人：湖北三江航天万峰科技发展有限公司，
类型：发明
国别省市：