限流电路制造技术

本申请公开了一种限流电路。限流电路包括第一电压端；第二电压端；第一晶体管，其输入端与输出端串接在第一电压端与第二电压端形成的线路上；以及限流模块，其与第一晶体管的输入端以及隔离晶体管的控制端电性连接，限流模块用于控制第一晶体管的控制端与第一晶体管的输入端之间的压差，控制第一晶体管的状态，以使得限流电路的限流值可调，从而可以防止电源管理集成芯片重载开机失败，以及防止电源管理集成芯片短路开机损坏。理集成芯片短路开机损坏。理集成芯片短路开机损坏。

【技术实现步骤摘要】
限流电路


[0001]本申请涉及显示
，具体涉及一种限流电路。

技术介绍

[0002]在显示面板行业中，传统的电源管理集成芯片会在AVDD电压的启动过程中进行限流的动作，其目的是为了使隔离晶体管缓慢打开，AVDD电压平缓建立，防止出现过大的电流损伤环路中的其他电子元器件。
[0003]但是，传统设计的缺点是对于AVDD的限流值是固定不变的。如果这个限流值过小，会导致电源管理集成芯片在重载开机的情况下，由于被限流，导致电压无法在规定时间内建立，从而开机失败；如果这个限流值过大，也会导致电源管理集成芯片在后端负载出现短路时，长时间的大电流导致元器件损坏，比如：源极驱动器损坏起火。

技术实现思路

[0004]本申请提供一种限流电路，可以使得限流电路的限流值可调，从而可以防止电源管理集成芯片重载开机失败，及防止电源管理集成芯片短路开机损坏。
[0005]本申请提供一种限流电路，其包括：
[0006]第一电压端；
[0007]第二电压端；
[0008]第一晶体管，所述第一晶体管的输入端与第一电压端电性连接，所述第一晶体管的输出端与所述第二电压端电性连接；以及
[0009]限流模块，其与所述第一晶体管的输入端以及所述第一晶体管的控制端电性连接，所述限流模块用于控制所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差，控制所述第一晶体管的状态，以使得所述限流电路的限流值可调。
[0010]在本申请提供的限流电路中，所述限流模块包括第二晶体管、第一电阻、第三晶体管以及调控单元；
[0011]所述第二晶体管的第一端与第一控制端电性连接，所述第二晶体管的第二端与所述第一晶体管的输入端电性连接，所述第二晶体管的第三端与所述第一晶体管的控制端电性连接；所述第一电阻的第一端与所述第一晶体管的输入端电性连接，所述第一电阻的第二端与所述第一晶体管的控制端电性连接；所述第三晶体管的第一端与第二控制端电性连接，所述第三晶体管的第二端与所述第一晶体管的控制端电性连接，所述第三晶体管的第三端与所述调控单元连接；所述调控单元用于控制所述第一晶体管的状态。
[0012]在本申请提供的限流电路中，所述调控单元包括多个并联设置的电阻控制子单元，所述电阻控制子单元的第一端与所述第三晶体管的第三端电性连接，所述电阻控制子单元的第二端与接地端电性连接；每个所述电阻控制子单元均包括第二电阻。
[0013]在本申请提供的限流电路中，所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差可以根据以下公式得到：
[0014]Vgs＝
–
V1*R1/(R1+Rx)，其中，Vgs为所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差，V1为所述第一晶体管的输入端的电压值，R1为所述第一电阻的阻值，Rx为x个并联设置的电阻控制子单元的电阻值。
[0015]在本申请提供的限流电路中，所述限流电路还包括第四晶体管；所述第四晶体管的输入端与所述第一电压端电性连接，所述第四晶体管的输出端与所述第二电压端电性连接。
[0016]在本申请提供的限流电路中，所述限流电路还包括定时单元、比较单元以及恒流单元；
[0017]所述定时单元与所述比较单元的第一端电性连接；所述比较单元的第二端与所述第二电压端电性连接，所述比较单元的第三端接入固定电压信号，所述比较单元的第四端与所述恒流单元的第一端电性连接；所述恒流单元的第二端与所述第四晶体管的控制端电性连接
[0018]所述定时单元用于间隔预设时间输出比较单元控制信号；所述比较单元用于在所述比较单元控制信号的控制下，基于所述比较单元的第二端的电压以及所述比较单元的第三端的电压，在所述比较单元的第四端输出恒流单元控制信号至所述恒流单元的第一端；所述恒流单元用于在所述恒流单元控制信号的控制下输出恒定电流。
[0019]在本申请提供的限流电路中，所述定时单元包括定时器，所述定时器与所述比较单元的第一端电性连接。
[0020]在本申请提供的限流电路中，所述比较单元包括比较器；所述比较器的第一端与定时单元电性连接；所述比较器的第二端与所述第二电压端电性连接，所述比较器的第三端接入固定电压信号，比较器的第四端与所述恒流单元的第一端电性连接。
[0021]在本申请提供的限流电路中，所述恒流单元包括一恒流源；所述恒流源的第一端与所述比较单元的第四端电性连接，所述恒流源的第二端与所述第四晶体管的控制端电性连接，所述恒流源的第三端与接地端电性连接。
[0022]在本申请提供的限流电路中，所述固定电压信号的电压值介于0.85倍的第一电压端的电压值与0.9倍的第一电压端的电压值之间。
[0023]本申请提供的限流电路，通过限流模块控制第一晶体管的控制端与第一晶体管的输入端之间的压差，控制第一晶体管的状态，以使得限流电路的限流值可调，从而可以防止电源管理集成芯片重载开机失败，以及防止电源管理集成芯片短路开机损坏。
附图说明
[0024]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本申请实施例提供的限流电路的结构示意图；
[0026]图2为本申请实施例提供的限流电路的电路示意图；
[0027]图3为本申请实施例提供的限流电路的第一状态示意图；
[0028]图4为本申请实施例提供的限流电路的第二状态示意图；
[0029]图5为本申请实施例提供的限流电路的另一电路示意图。
具体实施方式
[0030]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。本申请的权利要求书以及说明书中的术语“第一”、“第二”、“第三”、“第四”等是用于区别不同对象，而不是用于描述特定顺序。
[0031]本申请实施例提供一种限流电路，其可以使得限流电路的限流值可调，从而可以防止电源管理集成芯片重载开机失败，以及防止电源管理集成芯片短路开机损坏。下文进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件。
[0032]此外，本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种。其中，P型晶体管在栅极为低电平时，源极与漏极导通；在栅极为高电平时，源极与漏极截止。N型晶体管为在栅极为高电平时，源极与漏极导通；在栅极为低电平时，源极与漏极截止。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种限流电路，其特征在于，包括：第一电压端；第二电压端；第一晶体管，所述第一晶体管的输入端与第一电压端电性连接，所述第一晶体管的输出端与所述第二电压端电性连接；以及限流模块，其与所述第一晶体管的输入端以及所述第一晶体管的控制端电性连接，所述限流模块用于控制所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差，控制所述第一晶体管的状态，以使得所述限流电路的限流值可调。2.根据权利要求1所述的限流电路，其特征在于，所述限流模块包括第二晶体管、第一电阻、第三晶体管以及调控单元；所述第二晶体管的第一端与第一控制端电性连接，所述第二晶体管的第二端与所述第一晶体管的输入端电性连接，所述第二晶体管的第三端与所述第一晶体管的控制端电性连接；所述第一电阻的第一端与所述第一晶体管的输入端电性连接，所述第一电阻的第二端与所述第一晶体管的控制端电性连接；所述第三晶体管的第一端与第二控制端电性连接，所述第三晶体管的第二端与所述第一晶体管的控制端电性连接，所述第三晶体管的第三端与所述调控单元连接；所述调控单元用于控制所述第一晶体管的状态。3.根据权利要求2所述的限流电路，其特征在于，所述调控单元包括多个并联设置的电阻控制子单元，所述电阻控制子单元的第一端与所述第三晶体管的第三端电性连接，所述电阻控制子单元的第二端与接地端电性连接；每个所述电阻控制子单元均包括第二电阻。4.根据权利要求3所述的限流电路，其特征在于，所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差可以根据以下公式得到：Vgs＝
–
V1*R1/(R1+Rx)，其中，Vgs为所述第一晶体管的控制端与所述第一晶体管的输入端之间的压差，V1为所述第一晶体管的输入端的电压值，R1为所述第一电阻的阻值，Rx为x个并联设置的电阻控制子单...

【专利技术属性】
技术研发人员：李浩然，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：