优化过孔反焊盘走线的方法、电路板、设备和存储介质技术

本发明专利技术提出了优化过孔反焊盘走线的方法、电路板、设备和存储介质。该方法包括针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的信号孔进行背钻。基于该方法还提出了印刷电路板、印刷电路板的过孔反焊盘走线优化设备和存储介质。本发明专利技术在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变反焊盘尺寸以外，还可以对反焊盘区域内的走线方式进行优化，进一步优化过孔阻抗，提高链路阻抗连续性，提高信号传输质量。号传输质量。号传输质量。

【技术实现步骤摘要】
优化过孔反焊盘走线的方法、电路板、设备和存储介质


[0001]本专利技术属于印刷电路板设计
，特别涉及优化过孔反焊盘走线的方法、电路板、设备和存储介质。

技术介绍

[0002]随着微电子技术的快速发展,信号的上升沿越来越快,高速电路产生的传输线效应日趋严重。对于目前主流的高速电路,PCB工程师必须采用基于传输线理论的高速PCB设计技术才能确保电路正常工作。特性阻抗设计和控制是解决高速电路传输线效应的核心和基础,受到越来越多的PCB工程师和制造商的重视。要获得最终的高精度特性阻抗电路板产品,需要从PCB设计、加工和阻抗测试等多个方面进行控制。高精度特性阻抗设计的必要性特性阻抗设计的目的是让同一信号在其传输路径上具有相同的阻抗值,即阻抗匹配。在高速PCB中,当信号链路上阻抗不匹配时,会引起信号畸变、电磁辐射发射加重以及反射等问题。在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。在服务器系统高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性较差，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败。在链路设计中，过孔是影响链路阻抗连续性的重要原因，高频情况下过孔会附带表现出寄生容性和寄生感性，这就使得过孔处成为阻抗不连续点，因此在过孔处进行阻抗优化显得尤为重要。
[0003]在高速链路设计中，针对过孔处的阻抗不连续的问题，往往是仅对信号孔进行优化设计，有方式是通过改变反焊盘的大小去改变过孔处的阻抗特性，反焊盘大小不同会使过孔与参考平面间的容性不同，进而优化阻抗特性，减小阻抗不连续。针对较高速率的信号如PCIe Gen4，往往需要对信号孔进行背钻，去除多余的过孔孔壁，减小via stub(过孔残桩)从而提高链路阻抗一致性。虽然这种设计方法能够改变过孔处的阻抗，减小阻抗不连续性，但由于不同过孔的长度、残桩长度不同，需要反焊盘的大小也不同，这使得板卡制作工艺复杂，增加成本。另一方面，针对有背钻的超高速过孔，仅仅通过反焊盘优化仍然可能达不到设计要求，这使得上述方法变得局限。

技术实现思路

[0004]为了解决上述技术问题，本专利技术提出了优化过孔反焊盘走线的方法、电路板、设备和存储介质，在优化过孔阻抗时，除了通过改变反焊盘尺寸以外，还可以对反焊盘区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
[0005]为实现上述目的，本专利技术采用以下技术方案：
[0006]优化过孔反焊盘走线的方法，包括以下步骤：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
[0007]进一步的，所述第一数值为0mil或者所述过孔反焊盘的半径。
[0008]进一步的，当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，所述第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
[0009]进一步的，当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。
[0010]进一步的，当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
[0011]进一步的，所述方法还包括对过孔反焊盘内的信号孔背钻。
[0012]进一步的，所述信号孔背钻深度的确定方法为：
[0013]根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；
[0014]根据所述过孔残桩的厚度确定信号孔背钻的深度。
[0015]本专利技术还提出了印刷电路板，所述印刷电路板采用优化过孔反焊盘走线的方法加工而成；所述印刷电路板制作的方法为：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
[0016]本专利技术还提出了印刷电路板的过孔反焊盘走线优化设备，包括：
[0017]存储器，用于存储计算机程序；
[0018]处理器，用于执行所述计算机程序时实现优化过孔反焊盘走线的方法步骤。
[0019]本专利技术还提出了计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现优化过孔反焊盘走线的方法步骤。
[0020]
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
[0021]本专利技术提出了优化过孔反焊盘走线的方法、电路板、设备和存储介质。该方法包括针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。本专利技术中针对不同的反焊盘尺寸，需要在反焊盘区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当反焊盘半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加D值，建议为2*Antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当反焊盘半径大于25mil且小于35mil时(常规设计Antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*Antipad，提高链路整体阻抗一致性。本专利技术在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变反焊盘尺寸以外，还可以对反焊盘区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
[0022]本专利技术还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的
信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质量。
[0023]基于本专利技术公开的优化过孔反焊盘走线的方法，本专利技术还提出了印刷电路板、印刷电路板的过孔反焊盘走线优化设备和存储介质，也具有上述优化过孔反焊盘走线的方法的作用，在此不做赘述。
附图说明
[0024]如图1为本专利技术实施例1某PCIe Gen4链路的过孔排布设计示意图；
[0025]如图2为本专利技术实施例1某PCIe Gen4链本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.优化过孔反焊盘走线的方法，其特征在于，包括以下步骤：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。2.根据权利要求1所述的优化过孔反焊盘走线的方法，其特征在于，所述第一数值为0mil或者所述过孔反焊盘的半径。3.根据权利要求2所述的优化过孔反焊盘走线的方法，其特征在于，当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，所述第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。4.根据权利要求1所述的优化过孔反焊盘走线的方法，其特征在于，当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。5.根据权利要求1所述的优化过孔反焊盘走线的方法，其特征在于，当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反...

【专利技术属性】
技术研发人员：荣世立，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：