VCSEL芯片及其制造方法技术

本申请提供一种VCSEL芯片及其制造方法。所述VCSEL芯片包括多个相互串联的子芯片，每个所述子芯片包括预设数量的VCSEL单元，所述子芯片之间具有预防各所述子芯片产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距，通过这样的配置，所述VCSEL芯片能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片具有良好的高温表现能力。力。力。

【技术实现步骤摘要】
VCSEL芯片及其制造方法


[0001]本申请涉及激光
，更具体地涉及一种VCSEL芯片及其制造方法，其中，所述VCSEL芯片能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片具有良好的高温表现能力。

技术介绍

[0002]垂直腔面发射激光器(Vertical
‑
Cavity Surface
‑
EmittingLaser,VCSEL)被广泛地应用于通信技术中，例如，短波长多模光纤通信，由于VCSEL激光器在极端温度环境和辐射环境下依旧能够有效工作，因此其也被广泛地应用于照明光源和工业热处理等领域中。单个VCSEL激光器通常的功率很小，通常以几毫瓦的输出光功率工作，为了获得更大的输出光功率，VCSEL激光器通常以阵列的方式设置于基底上并进行封装，以形成VCSEL芯片。
[0003]近年来，随着VCSEL技术应用场景的拓展延伸，在一些应用场景中，对于VCSEL芯片的输出光功率的要求越来越高。因此，需要采用相应的技术方案来增大VCSEL芯片的功率。现有多种用于增加VCSEL 芯片的输出光功率的技术方向。
[0004]第一种常用的增加VCSEL芯片的光功率的技术方案是增大VCSEL 芯片的有效发光面积，具体包括两种手段：增加VCSEL单元的点数，或者，增大单个VCSEL单元的发光孔孔径。
[0005]对应于第一种技术手段:增加VCSEL单元的点数，在具体实施中， VCSEL单元的点数不可能无限增加，并且，当点数达到一定程度时，需要较大的输入电流，较大的输入电流意味着将产生较高的热量， VCSEL芯片的散热性能较差会成为阻碍其光功率增长的重要因素。
[0006]对应于第二种技术手段，增大单个VCSEL单元的发光孔孔径，在具体实施中，受限于载流分布损耗和模态特性的制约，VCSEL单元的发光孔孔径不能过大，也就是，通过提高每个VCSEL单元的输出光功率以提高VCSEL阵列的整体输出光功率存在一定的上限。
[0007]虽然，上述两种技术手段都能够提高VCSEL芯片一定程度的输出光功率，但其已越来越难以满足VCSEL芯片不断增大的光功率需求。
[0008]第二种常见的增加VCSEL芯片的光功率的技术方向是调整VCSEL 芯片中各VCSEL单元的结构，具体地，将单PN结的VCSEL单元调整为多PN结的VCSEL单元(如美国专利US6936486所揭露的多PN结 VCSEL激光器)以提高单个VCSEL单元的输出光功率，但是，多PN 结的VCSEL激光器对于温度变化非常敏感，在高温环境下，多PN结的VCSEL单元的输出光功率会骤降(Power Drop)，不利于其在产品中得到应用。
[0009]相较于单PN结的VCSEL激光器，多PN结的VCSEL单元的层结构更为复杂，其中，隧道结、量子阱的位置设计、隧道结的布置浓度、材料选择等因素对多PN结VCSEL激光器的性能有非常重要的影响，导致其加工更难，性能的一致性和稳定性相对更难以确保。
[0010]因此，需要一种新型的VCSEL芯片，以满足当下对于VCSEL芯片越来越高的光功率需求。
[0011]申请内容
[0012]本申请的一个优势在于提供一种VCSEL芯片及其制造方法，其中，所述VCSEL芯片能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片具有良好的高温表现能力。
[0013]本申请的另一个优势在于提供一种VCSEL芯片及其制造方法，其中，所述VCSEL芯片包括多个子芯片和用于将多个子芯片串联的电导通图案，每个子芯片包括预定数量的VCSEL单元，通过这样的配置，所述VCSEL芯片能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片具有良好的高温表现能力。
[0014]本申请的另一优势在于提供一种VCSEL芯片及其制造方法，其中，所述VCSEL芯片中各个子芯片之间具有预设间距，以降低各个子芯片产生的热量对相邻子芯片的影响。
[0015]本申请的另一优势在于提供一种VCSEL芯片及其制造方法，其中，在本申请一种可能的实现方式中，各所述子芯片一体成型于同一基底，并通过离子布植工艺或半导体蚀刻工艺进行区域划分。在这种可能的实现方式中，VCSEL芯片的成型工艺与被分割成多个子芯片的工艺能够一条龙完成，利于降低生产成本。
[0016]本申请的另一优势在于提供一种VCSEL芯片及其制造方法，其中，所述VCSEL芯片能够实现分区点亮。
[0017]为了实现上述至少一个优势，本申请提供了一种VCSEL芯片，其包括：
[0018]基底；
[0019]成形于所述基底的至少二子芯片，每一所述子芯片包括多个 VCSEL单元；以及
[0020]将所述至少二子芯片进行串联的电导通图案，其中，所述至少二子芯片中各所述子芯片之间具有预防其产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距。
[0021]在根据本申请的所述的VCSEL芯片中，所述VCSEL芯片进一步包括形成于每两个所述子芯片之间的用于电隔离各所述子芯片的电隔离区。
[0022]在根据本申请的所述的VCSEL芯片中，所述电隔离区通过离子布植的方式形成于每两个所述子芯片之间。
[0023]在根据本申请的所述的VCSEL芯片中，所述电隔离区通过蚀刻工艺形成于每两个所述子芯片之间。
[0024]在根据本申请的所述的VCSEL芯片中，所述预设间距大于或等于 4um。
[0025]在根据本申请的所述的VCSEL芯片中，所述电隔离区的宽度范围为1nm至100um。
[0026]在根据本申请的所述的VCSEL芯片中，所述电导通图案包括正电极和负电极，所述正电极和所述负电极被形成于所述VCSEL芯片的同一侧表面。
[0027]在根据本申请的所述的VCSEL芯片中，所述电导通图案包括正电极和负电极，所述正电极和所述负电极被形成于所述VCSEL芯片的相对的侧表面。
[0028]在根据本申请的所述的VCSEL芯片中，所述VCSEL芯片的输出功率为3W至15W。
[0029]在根据本申请的所述的VCSEL芯片中，每一所述子芯片包含的所述VCSEL单元的数量范围为100颗至750颗。
[0030]根据本申请另一方面，还提供一种VCSEL芯片的制备方法，其包括：
[0031]形成一基底；
[0032]在所述基底上成形多个VCSEL单元；
[0033]通过电连接结构按照预设区域分布电连接预设区域内的VCSEL单元，以形成至少
二子芯片，其中，所述至少二子芯片中各所述子芯片之间具有预防其产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距；
[0034]在每两个所述子芯片之间形成电隔离区；以及
[0035]通过电导通图案将所述至少二子芯片进行串联。
[0036]在根据本申请的制备方法中，在每两个所述子芯片之间形成电隔离区，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种VCSEL芯片，其特征在于，包括：基底；成形于所述基底的至少二子芯片，每一所述子芯片包括多个VCSEL单元；以及将所述至少二子芯片进行串联的电导通图案，其中，所述至少二子芯片中各所述子芯片之间具有预防其产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距。2.根据权利要求1所述的VCSEL芯片，其中，所述VCSEL芯片进一步包括形成于每两个所述子芯片之间的用于电隔离各所述子芯片的电隔离区。3.根据权利要求2所述的VCSEL芯片，其中，所述电隔离区通过离子布植的方式形成于每两个所述子芯片之间。4.根据权利要求2所述的VCSEL芯片，其中，所述电隔离区通过蚀刻工艺形成于每两个所述子芯片之间。5.根据权利要求1所述的VCSEL芯片，其中，所述预设间距大于或等于4um。6.根据权利要求3或4所述的VCSEL芯片，其中，所述电隔离区的宽度范围为1nm至100um。7.根据权利要求1所述的VCSEL芯片，其中，所述电导通图案包括正电极和负电极，所述正电极和所述负电极被形成于所述VCSEL芯片的同一侧表面。8.根据权利要求1所述的VCSEL芯片，其中，所述电导通图案包括正电极和负电极，所述正电极和所述负电极被形成于所述VCSEL芯片的相...

【专利技术属性】
技术研发人员：郭铭浩，陈信男，王立，李念宜，王朝成，田志伟，
申请(专利权)人：浙江睿熙科技有限公司，
类型：发明
国别省市：