GOA电路制造技术

本申请公开了一种GOA电路。GOA电路包括第一GOA单元，第一GOA单元包括第一上拉控制模块和第一节点。第一上拉控制模块包括第一晶体管。第一晶体管的栅极接入控制信号，第一晶体管的源极接入起始信号，第一晶体管的漏极电性连接于所述第一节点。其中，第一晶体管的源极为信号接入的一端，第一晶体管的漏极为信号输出的一端。在第一晶体管处于关闭状态时，第一晶体管的栅极的电压值小于第一晶体管的源极的电压值。本申请能够减少上拉控制模块中第一晶体管的漏电，从而提高GOA电路的稳定性。从而提高GOA电路的稳定性。从而提高GOA电路的稳定性。

【技术实现步骤摘要】
GOA电路


[0001]本申请涉及显示
，具体涉及一种GOA电路。

技术介绍

[0002]阵列基板栅极驱动技术(Gate DriveronArray，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。
[0003]此外，GOA电路结构复杂，信号线众多且排布密集，因而对GOA电路稳定性的要求很高。但是，现有技术中的GOA电路因晶体管漏电流等的影响，极易造成GOA电路不稳定。

技术实现思路

[0004]本申请提供一种GOA电路，能够减小GOA电路的漏电，提高GOA电路的稳定性。
[0005]本申请提供一种GOA电路，其包括第一GOA单元，所述第一GOA单元包括第一上拉控制模块和第一节点；
[0006]所述第一上拉控制模块包括第一晶体管，所述第一晶体管的栅极接入控制信号，所述第一晶体管的源极接入起始信号，所述第一晶体管的漏极电性连接于所述第一节点；在所述第一晶体管处于关闭状态时，所述第一晶体管的栅极的电压值小于所述第一晶体管的源极的电压值，所述第一晶体管的源极为信号接入的一端，所述第一晶体管的漏极为信号输出的一端。
[0007]可选的，在本申请一些实施例中，当所述第一晶体管为N型晶体管时，所述控制信号处于低电位时的电压值小于所述起始信号处于低电位时的电压值。
[0008]可选的，在本申请一些实施例中，所述控制信号处于高电位时的电压值等于所述起始信号处于高电位时的电压值。
[0009]可选的，在本申请一些实施例中，当所述第一晶体管为P型晶体管时，所述控制信号处于高电位时的电压值小于所述起始信号处于高电位时的电压值。
[0010]可选的，在本申请一些实施例中，所述GOA电路还包括多个第二GOA单元，所述第一GOA单元与多个所述第二GOA单元级联设置；其中，每一所述第二GOA单元均包括第二上拉控制模块和第二节点；
[0011]所述第二上拉控制模块包括第二晶体管，所述第二晶体管的栅极接入第N
‑
M级级传信号，所述第二晶体管的源极接入第N
‑
M级扫描信号，所述第二晶体管的漏极电性连接于所述第二节点；其中，M和N均为正整数，且M<N。
[0012]可选的，在本申请一些实施例中，所述第一GOA单元还包括重置模块；
[0013]所述重置模块接入重置信号和第一参考低电平信号，并电性连接于所述第一节点，用于在所述重置信号的控制下初始化所述第一节点的电位；
[0014]其中，所述控制信号和所述重置信号为同一信号。
[0015]可选的，在本申请一些实施例中，每一所述GOA单元还包括：上拉模块、下拉模块以
及下拉维持模块；
[0016]所述上拉模块接入高频时钟信号，并电性连接于所述第一节点、本级级传信号输出端以及本级扫描信号输出端，用于在所述第一节点的电位控制下输出本级级传信号和本级扫描信号；
[0017]所述下拉模块接入第N+M级扫描信号和第一参考低电平信号，并电性连接于所述第一节点，用于在所述第N+M级扫描信号和所述第一参考低电平信号的控制下下拉所述第一节点的电位；
[0018]所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号、所述第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点和所述本级扫描信号输出端，用于在所述下拉模块下拉所述第一节点的电位后将所述第一节点的电位和所述本级扫描信号的电位维持在所述第一参考低电平信号的电位。
[0019]可选的，在本申请一些实施例中，所述上拉模块包括第三晶体管、第四晶体管以及自举电容；
[0020]所述第三晶体管的栅极、所述第四晶体管的栅极以及所述自举电容的一端均电性连接于所述第一节点，所述第三晶体管的源极和所述第四晶体管的源极均接入所述高频时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号输出端，所述第四晶体管的漏极和所述自举电容的另一端均电性连接于所述本级扫描信号输出端；
[0021]所述下拉模块包括第五晶体管，所述第五晶体管的栅极接入所述第N+M级扫描信号，所述第五晶体管的源极接入所述第一参考低电平信号，所述第五晶体管的漏极电性连接于所述第一节点。
[0022]可选的，在本申请一些实施例中，所述下拉维持模块包括第一下拉维持单元和第二下拉维持单元；
[0023]所述第一下拉维持单元包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；
[0024]所述第六晶体管的栅极、所述第六晶体管的源极以及所述第九晶体管的源极均接入所述第一低频时钟信号，所述第六晶体管的漏极、所述第九晶体管的栅极以及所述第十一晶体管的漏极连接在一起，所述第九晶体管的漏极、所述第七晶体管的栅极、所述第八晶体管的栅极以及所述第十晶体管的漏极连接在一起，所述第七晶体管的漏极、所述第十晶体管的栅极以及所述第十一晶体管的栅极均电性连接于所述第一节点，所述第七晶体管的源极、所述第十晶体管的源极以及所述第十一晶体管的源极均接入所述第一参考低电平信号，所述第八晶体管的源极接入所述第二参考低电平信号，所述第八晶体管的漏极电性连接于所述本级扫描信号输出端；
[0025]所述第二下拉维持单元包括第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管以及第十七晶体管；
[0026]所述第十二晶体管的栅极、所述第十二晶体管的源极以及所述第十五晶体管的源极均接入所述第一低频时钟信号，所述第十二晶体管的漏极、所述第十五晶体管的栅极以及所述第十七晶体管的漏极连接在一起，所述第十五晶体管的漏极、所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十六晶体管的漏极连接在一起，所述第十四晶体管的漏极、所述第十六晶体管的栅极以及所述第十七晶体管的栅极均电性连接于所述第
一节点，所述第十三晶体管的源极、所述第十六晶体管的源极以及第十七晶体管的源极均接入所述第一参考低电平信号，所述第十四晶体管的源极接入所述第二参考低电平信号，所述第十三晶体管的漏极电性连接于所述本级扫描信号输出端。
[0027]可选的，在本申请一些实施例中，所述第一参考低电平信号的电压值小于所述第二参考低电平信号的电压值；
[0028]所述控制信号处于低电位的电压值和所述第一参考低电平信号的电压值相同，所述起始信号处于低电位的电压值和所述第二参考低电平信号的电压值相同。
[0029]本申请提供一种GOA电路，所述GOA电路包括第一GOA单元，所述第一GOA单元均包括第一上拉控制模块和第一节点。其中，第一上拉控制模块包括第一晶体管。第一晶体管的栅极接入控制信号，第一晶体管的源极接入起始信号，第一晶体管的漏极电性连接于第一节点。本申请通过设置控制信号以及起始信号分别与第一晶体管的栅极和源极连接，并且通过设置控制信号和起始信号处于高电位或低电位时的电压值，使得第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GOA电路，其特征在于，包括第一GOA单元，所述第一GOA单元包括第一上拉控制模块和第一节点；所述第一上拉控制模块包括第一晶体管，所述第一晶体管的栅极接入控制信号，所述第一晶体管的源极接入起始信号，所述第一晶体管的漏极电性连接于所述第一节点；在所述第一晶体管处于关闭状态时，所述第一晶体管的栅极的电压值小于所述第一晶体管的源极的电压值，所述第一晶体管的源极为信号接入的一端，所述第一晶体管的漏极为信号输出的一端。2.根据权利要求1所述的GOA电路，其特征在于，当所述第一晶体管为N型晶体管时，所述控制信号处于低电位时的电压值小于所述起始信号处于低电位时的电压值。3.根据权利要求2所述的GOA电路，其特征在于，所述控制信号处于高电位时的电压值等于所述起始信号处于高电位时的电压值。4.根据权利要求1所述的GOA电路，其特征在于，当所述第一晶体管为P型晶体管时，所述控制信号处于高电位时的电压值小于所述起始信号处于高电位时的电压值。5.根据权利要求1所述的GOA电路，其特征在于，所述GOA电路还包括多个第二GOA单元，所述第一GOA单元与多个所述第二GOA单元级联设置；其中，每一所述第二GOA单元均包括第二上拉控制模块和第二节点；所述第二上拉控制模块包括第二晶体管，所述第二晶体管的栅极接入第N
‑
M级级传信号，所述第二晶体管的源极接入第N
‑
M级扫描信号，所述第二晶体管的漏极电性连接于所述第二节点；其中，M和N均为正整数，且M<N。6.根据权利要求5所述的GOA电路，其特征在于，所述第二GOA单元还包括重置模块；所述重置模块接入重置信号和第一参考低电平信号，并电性连接于所述第一节点，用于在所述重置信号的控制下初始化所述第一节点的电位；其中，所述控制信号和所述重置信号为同一信号。7.根据权利要求1所述的GOA电路，其特征在于，所述第一GOA单元还包括：上拉模块、下拉模块以及下拉维持模块；所述上拉模块接入高频时钟信号，并电性连接于所述第一节点、本级级传信号输出端以及本级扫描信号输出端，用于在所述第一节点的电位控制下输出本级级传信号和本级扫描信号；所述下拉模块接入第N+M级扫描信号和第一参考低电平信号，并电性连接于所述第一节点，用于在所述第N+M级扫描信号和所述第一参考低电平信号的控制下下拉所述第一节点的电位；所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号、所述第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点和所述本级扫描信号输出端，用于在所述下拉模块下拉所述第一节点的电位后将所述第一节点的电位和所述本级扫描信号的电位维持在所述第一参考低电平信号的电位。8.根据权利要求7所...

【专利技术属性】
技术研发人员：吕晓文，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：