一种FPGA模块电路制造技术

本实用新型专利技术公开了一种FPGA模块电路，包括型号为EPM240T100C5N的芯片和型号为Header5X2的排针板P1，所述芯片由UIE、UIA、UIB和UIC组成，所述FPGA模块电路中闪存芯片的第二十三引脚与排针板P1的第九引脚连接，所述FPGA模块电路中闪存芯片的第二十五引脚与排针板P1的第三引脚连接，所述FPGA模块电路中闪存芯片的第二十四引脚与排针板P1的第一引脚连接，所述FPGA模块电路中闪存芯片的第二十二脚与排针板P1的第五引脚连接。脚与排针板P1的第五引脚连接。脚与排针板P1的第五引脚连接。

【技术实现步骤摘要】
一种FPGA模块电路


[0001]本技术涉及电路领域，特别是涉及一种FPGA模块电路。

技术介绍

[0002]FPGA模块电路是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定电路而出现的，既解决了定电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA模块电路设计不是简单的芯片研究，主要是利用FPGA模块电路的模式进行其他行业产品的设计。与ASIC不同，FPGA模块电路在通信行业的应用比较广泛。通过对全球FPGA产品市场以及相关供应商的分析，结合当前我国的实际情况以及国内领先的FPGA产品可以发现相关技术在未来的发展方向，对我国科技水平的全面提高具有非常重要的推动作用。

技术实现思路

[0003]针对上述问题，本技术提供了一种FPGA模块电路，能够解决了定电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0004]本技术的技术方案是：
[0005]一种FPGA模块电路，所述FPGA模块电路包括型号为EPM240T100C5N的芯片和型号为Header5X2的排针板P1，所述芯片由UIE、UIA、UIB和UIC组成，所述FPGA模块电路中闪存芯片的第二十三引脚与排针板P1的第九引脚连接，所述FPGA模块电路中闪存芯片的第二十五引脚与排针板P1的第三引脚连接，所述FPGA模块电路中闪存芯片的第二十四引脚与排针板P1的第一引脚连接，所述FPGA模块电路中闪存芯片的第二十二脚与排针板P1的第五引脚连接。
[0006]上述技术方案的工作原理如下：
[0007]本技术方案中的FPGA模块电路是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定电路而出现的，既解决了定电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA模块电路设计不是简单的芯片研究，主要是利用FPGA模块电路的模式进行其他行业产品的设计。
[0008]在进一步的技术方案中，所述Header5X2的排针板P1包括第一电阻、第二电阻、第三电阻和第四电阻，所述排针板P1的第一引脚与第四电阻串联连接并接地，所述排针板P1的第三引脚与第三电阻串联，所述排针板P1的第五引脚与第二电阻串联，所述排针板P1的引脚与第一电阻串联，所述第一电阻、第二电阻和第三电阻串联并接电源端，所述排针板P1的第二引脚接地，所述排针板P1的第四引脚和第六引脚并联并接电源端，所述排针板P1第十引脚接地。本技术的有益效果是：
[0009]1、通过并行口与ARM进行数据交换；
[0010]2、根据运算出来的位置信息和速度信息转换成所需要的脉冲数；
[0011]3、提供IO的扩展。
附图说明
[0012]图1是本技术实施例所述的一种FPGA模块电路的电路图。
具体实施方式
[0013]下面结合附图对本专利技术的实施例作进一步说明。
[0014]实施例：
[0015]如图1所示，一种FPGA模块电路，所述FPGA模块电路包括型号为EPM240T100C5N的芯片和型号为Header5X2的排针板P1，所述芯片由UIE、UIA、UIB和UIC组成，所述FPGA模块电路中闪存芯片的第二十三引脚与排针板P1的第九引脚连接，所述FPGA模块电路中闪存芯片的第二十五引脚与排针板P1的第三引脚连接，所述FPGA模块电路中闪存芯片的第二十四引脚与排针板P1的第一引脚连接，所述FPGA模块电路中闪存芯片的第二十二脚与排针板P1的第五引脚连接。
[0016]上述技术方案的工作原理如下：
[0017]本实施例中的FPGA模块电路是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定电路而出现的，既解决了定电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0018]在另外一个实施例中，所述芯片UIE的第十引脚、第三十二引脚、第四十六引脚、第六十引脚、第七十九引脚和第九十三引脚并联并接地，所述芯片UIE的第十一引脚和第六十五引脚并联并接地。
[0019]在本实施例中，FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。
[0020]在另外一个实施例中，所述Header5X2的排针板P1包括第一电阻、第二电阻、第三电阻和第四电阻，所述排针板P1的第一引脚与第四电阻串联连接并接地，所述排针板P1的第三引脚与第三电阻串联，所述排针板P1的第五引脚与第二电阻串联，所述排针板P1的引脚与第一电阻串联，所述第一电阻、第二电阻和第三电阻串联并接电源端，所述排针板P1的第二引脚接地，所述排针板P1的第四引脚和第六引脚并联并接电源端，所述排针板P1第十引脚接地。
[0021]以上所述实施例仅表达了本技术的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA模块电路，其特征在于，包括型号为EPM240T100C5N的闪存芯片和型号为Header5X2的排针板P1，所述FPGA模块电路中闪存芯片的第二十三引脚与排针板P1的第九引脚连接，所述FPGA模块电路中闪存芯片的第二十五引脚与排针板P1的第三引脚连接，所述FPGA模块电路中闪存芯片的第二十四引脚与排针板P1的第一引脚连接，所述FPGA模块电路中闪存芯片的第二十二脚与排针板P1的第五引脚连接。2.根据权利要求1所述的一种FPGA模块电路，其特征在于，所述闪存芯片的第十引脚、第三十二引脚、第四十六引脚、第六十引脚、第七十九引脚和...

【专利技术属性】
技术研发人员：敖然，
申请(专利权)人：成都六脉通科技有限公司，
类型：新型
国别省市：