一种高速大动态范围功率检测电路制造技术

本实用新型专利技术提供了一种高速大动态范围功率检测电路，涉及集成电路领域。其包括信号衰减电路，电压功率转电流模块，运算放大电路和电流偏置模块；信号衰减电路产生等比例缩小信号；电压功率转电流模块将信号电压功率转换为相应电流值；运算放大器电路通过比较与输入信号相关的电流和与参考电压相关的电流值产生表示信号功率强度的输出信号。本方案通过输入衰减电路降低大功率输入信号对后续电路中有源器件工作状态的影响，提高整个功率检测电路的信号检测动态范围，并且运放比较的是经过滤波后的低频电流，对运放带宽要求不高，从而可以检测高速大动态范围的信号，具有较高的实际应用价值。应用价值。应用价值。

【技术实现步骤摘要】
一种高速大动态范围功率检测电路


[0001]本技术涉及集成电路领域，尤其是涉及一种高速大动态范围功率检测电路，应用于无线通信的接收通道中。

技术介绍

[0002]功率检测电路广泛应用于无线信号通信中，在自动增益控制电路、无线电管制、发射功率控制、高功耗电路模块唤醒等应用中起着关键作用。通过功率检测器可以了解当前无线连接信号的质量并进行相应调整，同时可以作为定位和测距的依据。常用的功率检测电路主要归类为基于二极管整流、电荷泵控制和运放反馈控制等类型，其中二极管整流形式的功率检测器具有良好的高频特性，主要问题是功率检测误差大、二极管难以集成、对温度和信号驱动能力要求高；基于电荷泵控制的功率检测器检测精度高，但是控制电路复杂，控制环路带宽小；常规的基于运放的功率检测器可以实现高精度的功率检测，主要问题是信号动态范围受到运放输入管子工作区的限制，很难达到高动态范围的信号功率检测并且对信号的驱动能力也有一定要求。

技术实现思路

[0003]有鉴于此，本技术需提供一种高速大动态范围功率检测电路，检测信号和参考电压首先通过信号衰减电路等比例缩小，再通过电压功率转电流模块将信号电压功率转换为相应电流值，运算放大电路通过比较与输入信号相关的电流和与参考信号相关的电流值产生表示信号功率强度的输出信号，通过输入衰减电路降低大功率输入信号对后续电压功率转电流电路中有源器件工作状态的影响，提高整个功率检测电路的信号检测动态范围，并且运放比较的是转换后的直流电流，对运放带宽要求不高，从而本申请提供的功率检测电路可以检测高速大动态范围的信号。
[0004]为解决上述问题采取的技术方案是：
[0005]一种高速大动态范围功率检测电路，其包括信号衰减电路，电压功率转电流模块，运算放大电路和电流偏置模块，
[0006]所述信号衰减电路产生五路信号，其中第一路信号和第二路信号为输入信号的衰减信号，第三路信号、第四路信号和第五路信号为参考电压的衰减信号，
[0007]所述电压功率转电流模块具有将信号电压功率转换为相应电流值的功能，
[0008]所述运算放大电路通过比较与输入信号相关的电流和与参考信号相关的电流值产生表示信号功率强度的输出信号，
[0009]所述的电流偏置模块具有给各个模块提供偏置电流的功能，
[0010]所述的信号衰减电路产生的五路信号分别与电压功率转换电流模块相连，电压功率转换电流模块的信号电流端分别与输出信号端和运算放大器的输入负端相连，电压功率转换电流模块的参考电流端与运算放大器的输入正端相连，运算放大器的输出端与电压功率转换电流模块相连，电流偏置模块分别与信号衰减模块、电压功率转换电流模块和运算
放大电路相连。
[0011]进一步地，所述输入信号分别与第一电容一端、第一电阻一端和第二电阻一端相连； V1信号分别与第一电容另一端、第一电阻另一端、第二电阻另一端、第二电容一端和第三电阻一端相连；V2信号分别与第二电容另一端、第三电阻另一端、第三电容一端和第四电阻一端相连；参考电压信号分别与第三电容另一端、第四电阻另一端、第七电阻一端和第五电阻一端相连；V3信号分别与第五电阻另一端和第六电阻一端相连；V4信号分别与第六电阻另一端、第七电阻一端相连和第二NMOS管的漏端相连；第二NMOS管的栅端分别与第一NMOS管的栅端、第一NMOS管的漏端、第三NMOS管的栅端、第四NMOS管的栅端和第一电流源相连；第一NMOS管的源端分别与第二NMOS管的源端、第三NMOS管的源端、第四NMOS 管的源端、第五NMOS管的源端、第六NMOS管的源端、第七NMOS管的源端、第八NMOS管的源端和地相连；第三NMOS管的漏端分别与第一PMOS管的漏端、第一PMOS管的栅端、第二PMOS管的栅端、第三PMOS管的栅端和第四PMOS管的栅端相连；第一PMOS管的源端、第二PMOS管的源端、第三PMOS管的源端、第四PMOS管的源端、第十一电阻一端、第五PMOS 管的源端、第六PMOS管的源端和电源VDD相连；第四NMOS管的漏端分别与第十一电阻另一端、第五PMOS管的栅端和第六PMOS管的栅端相连；第二PMOS管的漏端分别与第八电阻一端和第十三PNP管的发射极相连；第八电阻另一端与第十四PNP管的发射极相连；第十三PNP管的基极分别与第十电阻一端和第八NMOS管的漏端相连；第十四PNP管的基极分别与第九电阻一端、第七NMOS管的漏端和输出信号相连；第十三PNP管的集电极分别与第五 NMOS管的漏端、第五NMOS管的栅端和第六NMOS管的栅端相连；第十四PNP管的集电极分别与第六NMOS管的漏端、第七NMOS管的栅端和第八NMOS管的栅端相连；第三PMOS管的漏端分别与第一PNP管的发射极、第六PNP管的发射极和第七PNP管的发射极相连；第一 PNP管的基极与信号V1相连；第六PNP管的基极与信号VC相连；第七PNP管的基极与信号 V2相连；第一PNP管的集电极分别与第二PNP管的集电极、第三PNP管的集电极、第四PNP 管的集电极、第五PNP管的集电极、第六PNP管的集电极、第五电容一端和第九电阻另一端相连；第五电容另一端分别与第六电容一端和地相连；第四PMOS管的漏端分别与第三PNP 管的发射极、第十PNP管的发射极和第十一PNP管的发射极相连；第三PNP管的基极与信号V3相连；第十PNP管的基极与信号VC相连；第十一PNP管的基极与信号V4相连；第十 PNP管的集电极分别与第七PNP管的集电极、第八PNP管的集电极、第九PNP管的集电极、第十一PNP管的集电极、第十二PNP管的集电极、第六电容另一端和第十电阻另一端相连；第五PMOS管的漏端分别与第八PNP管的发射极、第五PNP管的发射极和第二PNP管的发射极相连；第八PNP管的基极与信号V2相连；第五PNP管的基极与信号VC相连；第二PNP 管的基极与信号V1相连；第六PMOS管的漏端分别与第十二PNP管的发射极、第四PNP管的发射极和第九PNP管的发射极相连；第十二PNP管的基极与信号V4相连；第四PNP管的基极与信号V3相连；第九PNP管的基极与信号VC相连。
[0012]本技术的有益效果是：
[0013]该高速大动态范围功率检测电路的输入检测信号和参考电压首先通过信号衰减电路等比例缩小，信号衰减电路由无源器件组成，对信号性能基本没有影响；等比例缩小后的信号再通过电压功率转电流模块将信号电压功率转换为相应电流值，电压功率转电流模块采用三极管作为转换器件，由于三极管的电流放大能力强，对输入信号的驱动能力要求小，工作速度高；运算放大电路通过比较与输入信号相关的电流和与参考信号相关的电流
值产生表示信号功率强度的输出信号，通过输入衰减电路降低大功率输入信号对后续电压功率转电流电路中有源器件工作状态的影响，提高整个功率检测电路的信号检测动态范围，并且运放比较的是转换后的直流电流，对运放带宽要求不高，从而技术提供的功率检测电路可以检测高速大动态范围的信号，具有较高的实际应用价值。
附图说明
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速大动态范围功率检测电路，其包括信号衰减电路，电压功率转电流模块，运算放大电路和电流偏置模块，其特征在于：所述信号衰减电路产生五路信号，其中第一路信号和第二路信号为输入信号的衰减信号，第三路信号、第四路信号和第五路信号为参考电压的衰减信号，所述电压功率转电流模块具有将信号电压功率转换为相应电流值的功能，所述运算放大电路通过比较与输入信号相关的电流和与参考信号相关的电流值产生表示信号功率强度的输出信号，所述的电流偏置模块具有给各个模块提供偏置电流的功能，所述的信号衰减电路产生的五路信号分别与电压功率转换电流模块相连，电压功率转换电流模块的信号电流端分别与输出信号端和运算放大器的输入负端相连，电压功率转换电流模块的参考电流端与运算放大器的输入正端相连，运算放大器的输出端与电压功率转换电流模块相连，电流偏置模块分别与信号衰减模块、电压功率转换电流模块和运算放大电路相连。2.根据权利要求1所述的高速大动态范围功率检测电路，其特征在于：输入信号分别与第一电容一端、第一电阻一端和第二电阻一端相连；V1信号分别与第一电容另一端、第一电阻另一端、第二电阻另一端、第二电容一端和第三电阻一端相连；V2信号分别与第二电容另一端、第三电阻另一端、第三电容一端和第四电阻一端相连；参考电压信号分别与第三电容另一端、第四电阻另一端、第七电阻一端和第五电阻一端相连；V3信号分别与第五电阻另一端和第六电阻一端相连；V4信号分别与第六电阻另一端、第七电阻一端相连和第二NMOS管(MN2)的漏端相连。3.根据权利要求2所述的高速大动态范围功率检测电路，其特征在于：第二NMOS管(MN2)的栅端分别与第一NMOS管(MN1)的栅端、第一NMOS管(MN1)的漏端、第三NMOS管(MN3)的栅端、第四NMOS管(MN4)的栅端和第一电流源相连；第一NMOS管(MN1)的源端分别与第二NMOS管(MN2)的源端、第三NMOS管(MN3)的源端、第四NMOS管(MN4)的源端、第五NMOS管(MN5)的源端、第六NMOS管(MN6)的源端、第七NMOS管(MN7)的源端、第八NMOS管(MN8)的源端和地相连；第三NMOS管(MN3)的漏端分别与第一PMOS管(MP1)的漏端、第一PMOS管(MP1)的栅端、第二PMOS管(MP2)的栅端、第三PMOS管(MP3)的栅端和第四PMOS管(MP4)的栅端相连；第一PMOS管(MP1)的源端、第二PMOS管(MP2)的源端、第三PMOS管(MP3)的源端、第四PMOS管(MP4)的源端、第十一电阻一端、第五PMOS管(MP5)的源端、第六PMOS管(MP6)的源端和电源VDD相连；第四NMOS管(MN4)的漏端分别与第十一电阻另一端、第五PMOS管(MP5)的栅端和第六PMOS管(MP6)的栅端相连；第二PMO...

【专利技术属性】
技术研发人员：季晓燕，
申请(专利权)人：北京均微电子科技有限责任公司，
类型：新型
国别省市：