互连结构和包括该互连结构的半导体封装件制造技术

提供互连结构和包括该互连结构的半导体封装件。互连结构包括介电层和介电层中的布线图案。布线图案包括过孔主体、与过孔主体竖直地重叠的第一焊盘主体以及从第一焊盘主体延伸的线主体。过孔主体、第一焊盘主体和线主体彼此一体地连接，并且第一焊盘主体的底表面的水平低于线主体的底表面的水平。水平低于线主体的底表面的水平。水平低于线主体的底表面的水平。

【技术实现步骤摘要】
互连结构和包括该互连结构的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年4月29日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0052231的优先权，该申请的公开内容以引用方式全部并入本文中。


[0003]本公开的实施例涉及互连结构和包括该互连结构的半导体封装件。

技术介绍

[0004]半导体封装件被提供为实现集成电路芯片，以胜任在电子产品中使用。半导体封装件通常被配置为使得半导体芯片被安装在印刷电路板上，并且接合线或凸块被用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了各种研究以改善半导体封装件的可靠性和耐久性。

技术实现思路

[0005]本公开的一些示例实施例提供了具有改善的可靠性的互连结构和包括该互连结构的半导体封装件。
[0006]根据本公开的一些示例实施例，一种互连结构可以包括：介电层；以及布线图案，其位于介电层中，其中，布线图案可以包括：过孔主体；第一焊盘主体，其与过孔主体竖直地重叠；以及线主体，其从第一焊盘主体延伸。过孔主体、第一焊盘主体和线主体可以彼此一体地连接，并且第一焊盘主体的底表面的水平可以低于线主体的底表面的水平。
[0007]根据本公开的一些示例实施例，一种互连结构可以包括：介电层；以及多个布线图案，其位于介电层中。多个布线图案可以包括彼此独立地传送信号的第一布线图案和第二布线图案。第一布线图案和第二布线图案中的每一个可以包括：过孔主体；过孔焊盘主体，其与过孔主体竖直地重叠；以及线主体，其从过孔焊盘主体延伸。多个布线图案中的同一个布线图案的过孔主体、过孔焊盘主体和线主体可以彼此一体地连接。过孔主体的侧壁可以具有圆形形状，并且包括在第一布线图案中的过孔主体的底表面的水平可以低于包括在第二布线图案中的线主体的底表面的水平。
[0008]根据本公开的一些示例实施例，一种半导体封装件包括：再分布衬底，其包括再分布层；第一半导体芯片，其位于再分布衬底的一个表面上；多个芯片焊盘，其位于第一半导体芯片的一个表面上，第一半导体芯片的所述一个表面面对再分布衬底的所述一个表面；多个导电焊盘，其与多个芯片焊盘竖直地间隔开，并且设置在再分布衬底上；以及模制主体，其覆盖第一半导体芯片和再分布衬底的所述一个表面。再分布层可以包括：介电层；以及多个再分布图案，其位于介电层中。多个再分布图案中的每一个可以包括：过孔主体；第一焊盘主体，其与过孔主体竖直地重叠；以及线主体，其从第一焊盘主体延伸。多个再分布图案中的同一个再分布图案的过孔主体、第一焊盘主体和线主体可以彼此一体地连接，并且第一焊盘主体的竖直宽度可以大于多个再分布图案中的同一个再分布图案的线主体的
竖直宽度。
附图说明
[0009]图1示出了呈现根据本公开的一些示例实施例的互连结构的简化平面图。
[0010]图2A示出了沿图1的线I
‑
I
’
截取的截面图。
[0011]图2B示出了沿图1的线II
‑
II
’
截取的截面图。
[0012]图3示出了呈现图2A的区段aa的放大图。
[0013]图4示出了呈现图2B的区段bb的放大图。
[0014]图5A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第一截面图。
[0015]图5B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第一截面图。
[0016]图6A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第二截面图。
[0017]图6B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第二截面图。
[0018]图7A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第三截面图。
[0019]图7B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第三截面图。
[0020]图8A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第四截面图。
[0021]图8B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第四截面图。
[0022]图9示出了呈现图8A的区段cc的放大图。
[0023]图10A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第五截面图。
[0024]图10B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第五截面图。
[0025]图11A示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线I
‑
I
’
截取的第六截面图。
[0026]图11B示出了呈现根据本公开的一些示例实施例的制造互连结构的方法的沿图1的线II
‑
II
’
截取的第六截面图。
[0027]图12示出了呈现根据本公开的一些示例实施例的包括互连结构的半导体封装件的截面图。
[0028]图13示出了呈现图12的区段dd的放大图。
[0029]图14示出了呈现根据本公开的一些示例实施例的包括互连结构的半导体封装件的截面图。
[0030]图15示出了呈现根据本公开的一些示例实施例的包括互连结构的半导体封装件
的平面图。
[0031]图16示出了沿图15的线III
‑
III
’
截取的截面图。
具体实施方式
[0032]现在将参照附图详细地描述本公开的一些示例实施例以有助于清楚地解释本公开。
[0033]图1示出了呈现根据本公开的一些示例实施例的互连结构的简化平面图。图2A和图2B分别示出了沿图1的线I
‑
I
’
和线II
‑
II
’
截取的截面图。沿图1的线I
‑
I
’
截取的截面图还描绘了布线图案的截面，并且沿图1的线II
‑
II
’
截取的截面图还描绘了一个布线图案的截面。
[0034]参照图1、图2A和图2B，互连结构100可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种互连结构，包括：介电层；以及布线图案，其位于所述介电层中，其中，所述布线图案包括：过孔主体；第一焊盘主体，其与所述过孔主体竖直地重叠；以及线主体，其从所述第一焊盘主体延伸，其中，所述过孔主体、所述第一焊盘主体和所述线主体彼此一体地连接，并且其中，所述第一焊盘主体的底表面的水平低于所述线主体的底表面的水平。2.根据权利要求1所述的互连结构，其中，所述第一焊盘主体的底表面与所述线主体的底表面之间的水平差在0.3μm至0.8μm的范围内。3.根据权利要求1所述的互连结构，其中，所述第一焊盘主体的竖直宽度为所述线主体的竖直宽度的1.1倍至1.25倍。4.根据权利要求1所述的互连结构，其中，所述第一焊盘主体的直径等于或大于所述线主体的水平宽度的7倍，所述水平宽度在与所述线主体一体地连接到所述第一焊盘主体所沿的方向垂直的方向上。5.根据权利要求4所述的互连结构，其中，所述线主体的水平宽度大于0μm且等于或小于3μm。6.根据权利要求1所述的互连结构，其中，所述介电层的顶表面、所述第一焊盘主体的顶表面和所述线主体的顶表面彼此共面。7.根据权利要求6所述的互连结构，其中，所述介电层是从所述线主体的顶表面开始并且到达所述过孔主体的底表面的单层。8.根据权利要求7所述的互连结构，其中，所述介电层包括选自聚酰亚胺、聚苯并噁唑、酚醛聚合物和苯并环丁烯聚合物中的至少一种。9.根据权利要求1所述的互连结构，其中，所述过孔主体的侧壁具有圆形形状。10.根据权利要求9所述的互连结构，其中，随着所述侧壁从所述过孔主体的底表面接近所述过孔主体的顶表面，所述过孔主体的侧壁的斜坡变得平缓。11.根据权利要求1所述的互连结构，其中，所述布线图案还包括第二焊盘主体，其中，所述第二焊盘主体一体地连接到所述线主体的远离所述第一焊盘主体的远端，并且其中，所述第二焊盘主体的底表面的水平低于所述线主体的所述底表面的所述水平。12.一种互连结构，包括：介电层；以及多个布线图案，其位于所述介电层中，其中，所述多个布线图案包括彼此独立地传送信号的第一布线图案和第二布线图案，其中，所述第一布线图案和所述第二布线图案中的每一个包括：过孔主体；过孔焊盘主体，其与所述过孔主体竖直地重叠；以及线主体，其从所述过孔焊盘主体延伸，
其中，所述多个布线图案中的同一个布线图案的过孔主体、过孔焊盘主体和线主体彼此一体地连接，其中，所述过孔主体的侧壁具有圆形形状，并且其中，包括在所述第一布线图案中的过孔主体的底表面的水平低于包括在所述第二布线图案中的线主体的底表面的水平。13.根据权利要求12所述的互连结构，其中，所述介电层的顶表面、包括在所述第一布线图案中的过孔焊盘主体的顶表面以及包括在所述第二布线图案中的线主体的顶表面彼此共面。14.根据权利要求12所述的互连结构，其中，包括在所述第二布线图案中的线主体的宽度大于0μm且等于或小于3μm。15.根据权利要求12所述的互连结构，其中，包括在所述第一布线图案中的过孔焊盘主体的竖直宽度...

【专利技术属性】
技术研发人员：崔朱逸，朴点龙，安振镐，李忠善，郑泰和，秦正起，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：