一种晶振的封装结构制造技术

本申请提供一种晶振的封装结构，包括底座、盖板以及封装在两者之间的感性围挡、两个旁路补偿电容以及晶振本体。本申请通过调节两个对称设置的旁路补偿电容的反向偏压值，对晶振本体的震荡周期内的电抗进行动态补偿，配合感性围挡提供对谐振频率的滤波作用，本申请的晶振能够以恒定的较小驱动功耗实现快速起振。本申请通过对旁路补偿电容的驱动电压周期的选择，配合具有适当等效电感的感性围挡，能够适应5G等高频通信电路中对时钟震荡信号高稳定性的要求。本申请的感性围挡还可以进一步的作为屏蔽结构，减少外界电磁干扰对晶振震荡信号的干扰，从而进一步提高晶振Q值。从而进一步提高晶振Q值。从而进一步提高晶振Q值。

【技术实现步骤摘要】
一种晶振的封装结构


[0001]本技术涉及晶振
，尤其涉及一种晶振的封装结构。

技术介绍

[0002]电子设备中各单元电路之间的信号交互需要依赖时钟电路提供时间基准。而时钟电路中主要是依靠晶振电路来产生振荡频率。5G等高频应用场景下，需要晶振电路产生极高并且稳定的振荡频率。
[0003]现有高频晶振电路非常容易受到外界温度、振动等条件的影响，并且，其起振到稳幅振荡的过程中，需要通过逐步增加起振放大器的电流实现快速起振，否则，恒定电流情况下，高频晶振需要更长时间才能输出幅值稳定的时钟震荡信号。

技术实现思路

[0004]为了解决现有技术存在的不足，本技术的目的在于提供一种晶振的封装结构。本申请通过在晶振封装结构中集成旁路补偿电容和感性围挡，可有效缩短晶振的起振时间，并稳定晶振输出频率。
[0005]为实现上述目的，本技术提供的一种晶振的封装结构，其包括：底座，其上设置有晶振本体；感性围挡，其环绕晶振本体设置在底座上，所述感性围挡的起始端与晶振本体电连接，所述感性围挡的终端电连接有贯穿底座向下伸出的输出端引脚；第一旁路补偿电容，其设置在感性围挡的上方，连接在感性围挡的起始端与供电端引脚之间；第二旁路补偿电容，其电连接在所述晶振本体的接地侧与供电端引脚之间；盖板，其设置在底座的上方，与底座配合形成密封结构，封闭所述晶振本体、感性围挡、第一旁路补偿电容以及第二旁路补偿电容。
[0006]可选的，如上任一所述的晶振的封装结构，其中，所述第一旁路补偿电容、所述第二旁路补偿电容分别为两个相互独立的变容二极管，两个变容二极管的负极均与所述供电端引脚电连接。
[0007]可选的，如上任一所述的晶振的封装结构，其中，所述底座的底部还设置有接地层；所述底座及接地层上分别开设有供供电端引脚以及所述输出端引脚向下伸出的贯穿孔，所述贯穿孔内还分别设置有绝缘轴套，所述供电端引脚以及所述输出端引脚分别由所述绝缘轴套阻隔与接地层的电连接。
[0008]可选的，如上任一所述的晶振的封装结构，其中，所述第一旁路补偿电容嵌入设置在封装结构的盖板内，所述盖板的内部还设置有与所述第一旁路补偿电容电连接的第一盖板导电通路，所述第一盖板导电通路的第一端通过设置在盖板下方的一个金属连接片与所述感性围挡的起始端电连接，所述第一盖板导电通路的第二端通过另一个金属连接片连接贯穿底座向下伸出的供电端引脚的上端。
[0009]可选的，如上任一所述的晶振的封装结构，其中，第二旁路补偿电容嵌入设置在底座内，所述第二旁路补偿电容的底部与接地层电连接，所述第二旁路补偿电容的顶部与设
置在盖板内部的第二盖板导电通路电连接，所述第二盖板导电通路的端部与第一盖板导电通路的第二端连接同一金属连接片。
[0010]可选的，如上任一所述的晶振的封装结构，其中，所述第一盖板导电通路以及第二盖板导电通路的上下两侧均由盖板绝缘密封。
[0011]可选的，如上任一所述的晶振的封装结构，其中，所述盖板的外部还包裹有金属外壳，所述金属外壳的底部与所述接地层焊接固定。
[0012]可选的，如上任一所述的晶振的封装结构，其中，所述底座内还设置有用于安装晶振本体的安装槽，所述接地层贯穿所述底座延伸至安装槽的一侧内壁，与晶振本体的接地侧电连接；所述晶振本体的另一侧伸出安装槽顶部，与所述感性围挡起始端的内侧金属面电连接。
[0013]可选的，如上任一所述的晶振的封装结构，其中，所述感性围挡包括包围在晶振本体外周且排列为C字形的若干层金属结构。
[0014]本技术和现有方案相比具有如下技术效果:
[0015]本技术的晶振封装结构在底座和盖板之间设置有感性围挡、两个旁路补偿电容以及晶振本体。本申请通过调节两个对称设置的旁路补偿电容的反向偏压值，对晶振本体的震荡周期内的电抗进行动态补偿，配合感性围挡提供对谐振频率的滤波作用，本申请的晶振能够以恒定的较小驱动功耗实现快速起振。本申请通过对旁路补偿电容的驱动电压周期的选择，配合具有适当等效电感的感性围挡，能够适应5G等高频通信电路中对时钟震荡信号高稳定性的要求。此外，本申请的感性围挡还可以进一步的作为屏蔽结构，减少外界电磁干扰对晶振震荡信号的干扰，从而进一步提高晶振Q值。
[0016]本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。
附图说明
[0017]附图用来提供对本技术的进一步理解，并且构成说明书的一部分，并与本技术的实施例一起，用于解释本技术，并不构成对本技术的限制。在附图中：
[0018]图1为根据本技术的晶振封装结构的整体示意图；
[0019]图2为本申请的晶振封装结构的等效电路图；
[0020]图3为本申请的晶振封装结构中底部结构的俯视图；
[0021]图4为本申请的晶振封装结构中顶部结构的剖面俯视图。
[0022]图中，1表示底座；11表示接地层；2表示感性围挡；21表示输出端绝缘轴套；22表示金属连接片；23表示供电端绝缘轴套；C1表示第一旁路补偿电容；C2表示第二旁路补偿电容；X表示晶振本体。
具体实施方式
[0023]以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。
[0024]本技术中所述的“和/或”的含义指的是各自单独存在或两者同时存在的情况均包括在内。
[0025]本技术中所述的“内、外”的含义指的是相对于晶振封装结构本身而言，由其外壳指向晶振本体内部的方向为内，反之为外；而非对本技术的装置机构的特定限定。
[0026]本技术中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。
[0027]本技术中所述的“上、下”的含义指的是本申请封装结构安装在电路板上时，晶振封装结构的引脚位于底部下方，反之即为顶部上方，而非对本技术的装置机构的特定限定。
[0028]本技术所提供的晶振的封装结构，如图1所示，包括：
[0029]底座1，其为绝缘材质，其上开设有安装槽用于设置晶振本体X；
[0030]感性围挡2，其环绕晶振本体X设置在底座1上，所述感性围挡2的起始端与晶振本体X电连接，所述感性围挡2的终端电连接有贯穿底座1向下伸出的输出端引脚；
[0031]第一旁路补偿电容C1，其设置在感性围挡2的上方，连接在感性围挡2的起始端与供电端引脚之间；
[0032]第二旁路补偿电容C2，其电连接在所述晶振本体X的接地侧与供电端引脚之间
[0033]盖板，其设置在底座1的上方，与底座1配合形成密封结构，封闭所述晶振本体X、感性围挡2、第一旁路补偿电容C1以及第二旁路补偿电容C2。
[0034]由此，图1的封装结构下感性围挡2以及两个旁路补偿电容可形成图2所示的等效电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶振的封装结构，其特征在于，包括：底座(1)，其上设置有晶振本体(X)；感性围挡(2)，其环绕晶振本体(X)设置在底座(1)上，所述感性围挡(2)的起始端与晶振本体(X)电连接，所述感性围挡(2)的终端电连接有贯穿底座(1)向下伸出的输出端引脚；第一旁路补偿电容(C1)，其设置在感性围挡(2)的上方，连接在感性围挡(2)的起始端与供电端引脚之间；第二旁路补偿电容(C2)，其电连接在所述晶振本体(X)的接地侧与供电端引脚之间盖板，其设置在底座(1)的上方，与底座(1)配合形成密封结构，封闭所述晶振本体(X)、感性围挡(2)、第一旁路补偿电容(C1)以及第二旁路补偿电容(C2)。2.如权利要求1所述的晶振的封装结构，其特征在于，所述第一旁路补偿电容(C1)、所述第二旁路补偿电容(C2)分别为两个相互独立的变容二极管，两个变容二极管的负极均与所述供电端引脚电连接。3.如权利要求2所述的晶振的封装结构，其特征在于，所述底座(1)的底部还设置有接地层(11)；所述底座(1)及接地层(11)上分别开设有供供电端引脚以及所述输出端引脚向下伸出的贯穿孔，所述贯穿孔内还分别设置有绝缘轴套，所述供电端引脚以及所述输出端引脚分别由所述绝缘轴套阻隔与接地层(11)的电连接。4.如权利要求3所述的晶振的封装结构，其特征在于，所述第一旁路补偿电容(C1)嵌入设置在封装结构的盖板内，所述盖板的内部还设置有与所述第一旁路补...

【专利技术属性】
技术研发人员：蔡华兴，杜健，
申请(专利权)人：南京国科微电子科技有限公司，
类型：新型
国别省市：