一种蓝牙时钟电路结构制造技术

本实用新型专利技术涉及蓝牙技术领域，具体涉及一种蓝牙时钟电路结构，包括：控制整个数字电路模块的寄存器、计算周期数的计数器以及数字时钟同步器，所述寄存器为计算模块提供控制接口以及软件接口；计算周期数的计数器用于计算低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数，并将计算出来的数字时钟周期数保存到寄存器中；所述数字时钟同步器用于将低频率低精度低功耗的数字时钟和高频率高精度高功耗的数字时钟进行同步。本实用新型专利技术提高了蓝牙时钟的准确性，大大降低了蓝牙芯片在睡眠阶段的功耗。降低了蓝牙芯片在睡眠阶段的功耗。降低了蓝牙芯片在睡眠阶段的功耗。

【技术实现步骤摘要】
一种蓝牙时钟电路结构


[0001]本技术涉及蓝牙
，具体涉及一种蓝牙时钟电路结构。

技术介绍

[0002]蓝牙作为一种无线链接技术，在近十几年间得到了飞速的发展，产品的形态也越来越丰富，人们对于蓝牙产品的使用体验要求也越来越高，即要求稳定的链接也要求长时间的续航。每一个蓝牙单元都有一个内部系统时钟，它决定了收、发信机的定时和跳频。所以维持蓝牙时钟的准确对于蓝牙链接的稳定性有很高的意义，但是在维持蓝牙时钟的准确性方面所付出的功耗希望越低越好以延长续航。现有的技术在蓝牙芯片睡眠状态下使用低频率低精度低功耗的数字时钟功耗可以很低但是这样难以维持蓝牙时钟的精确性，如果为了保证蓝牙时钟的精确性使用高频率高精度高功耗的数字时钟必然会导致蓝牙设备的续航能力下降。

技术实现思路

[0003]为了解决上述问题，本技术提供一种蓝牙时钟电路结构。
[0004]一种蓝牙时钟电路结构，包括：控制整个数字电路模块的寄存器、计算周期数的计数器以及数字时钟同步器，所述寄存器为计算模块提供控制接口以及软件接口；计算周期数的计数器用于计算低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数，并将计算出来的数字时钟周期数保存到寄存器中；所述数字时钟同步器用于将低频率低精度低功耗的数字时钟和高频率高精度高功耗的数字时钟进行同步。
[0005]进一步的，所述寄存器包括第一寄存器、第二寄存器、第三寄存器和运行模式选择寄存器，
[0006]所述第一寄存器是软件可读可写的，第一寄存器用于保存低频率低精度低功耗的数字时钟周期N的寄存器。蓝牙设备处于睡眠状态时，当低频率低精度低功耗的数字时钟周期到达第一寄存器中预先设定的睡眠时间周期时，唤醒蓝牙设备，蓝牙设备从睡眠状态进入激活状态，蓝牙系统运行在高频率高精度高功耗的数字时钟下，自动触发步骤S1中的计算模块。
[0007]所述第二寄存器是软件可读的，第二寄存器中保存有指示信号，该指示信号是用于表示整个数字电路模块计算完成的值是否有效，即表示第三寄存器中保存的N个低频率低精度低功耗的数字时钟周期所对应的高频率高精度高功耗的数字时钟周期数是否有效；
[0008]所述第三寄存器是软件可读的，第三寄存器是用于保存N个低频率低精度低功耗的数字时钟周期所对应的高频率高精度高功耗的数字时钟周期数的寄存器；
[0009]所述运行模式选择寄存器是软件可读可写的，运行模式选择寄存器包括手动模式寄存器和自动模式寄存器，主要用于控制该模块的运行模式，选择自动触发模式还是手动触发模式。
[0010]进一步的，第一次开机上电的蓝牙设备在手动触发模式下运行，蓝牙设备从睡眠
状态进入激活状态时，蓝牙设备在自动触发模式下运行。
[0011]本技术具有如下有益效果：
[0012]1.本技术的蓝牙芯片在除了收发包阶段以外都处于睡眠状态，本技术采用低频率、低精度、低功耗的数字时钟，使得蓝牙芯片在睡眠阶段的功耗大大降低。
[0013]2.针对睡眠状态导致的蓝牙时钟的不精准性，本技术通过高频率高精度高功耗的数字时钟周期进行了换算而得到了避免，从而使得的蓝牙芯片在保证蓝牙时钟的准确性的同时极大限度的增加了蓝牙设备的续航时间。
附图说明
[0014]下面结合附图和具体实施方式对本技术做进一步详细的说明。
[0015]图1是本技术涉及到的一种蓝牙时钟电路结构示意图。
具体实施方式
[0016]下面将结合本实施例中的附图，对本实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0017]本实施例提供一种蓝牙时钟的数字电路结构，该蓝牙时钟电路结构用于计算N个低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数。
[0018]在一种优选实施方式中，蓝牙时钟的数字电路结构包括：控制整个数字电路结构的结构寄存器、计算周期数的计数器以及数字时钟同步器。
[0019]在本实施例中，所述寄存器为蓝牙时钟的数字电路结构模块提供控制接口以及软件接口。所述寄存器包括：第一寄存器、第二寄存器、第三寄存器和运行模式选择寄存器。
[0020]所述第一寄存器是软件可读可写的，第一寄存器用于保存低频率低精度低功耗的数字时钟周期N的寄存器；即第一寄存器中设置有阈值周期数，蓝牙设备处于睡眠状态时，当低频率低精度低功耗的数字时钟周期到达第一寄存器中预先设定的睡眠时间周期时，唤醒蓝牙设备，蓝牙设备从睡眠状态进入激活状态，蓝牙系统运行在高频率高精度高功耗的数字时钟下，自动触发步骤S1中的计算模块。
[0021]所述第二寄存器是软件可读的，第二寄存器用于保存指示信号，该指示信号是用于表示附图1中的整个数字电路模块计算完成的值是否有效，即表示保存在第三寄存器中的N个低频率低精度低功耗的数字时钟周期所对应的高频率高精度高功耗的数字时钟周期数是否有效。示例性的，第二寄存器中的指示信号初始值为0，计算模块触发后开始相应的计算流程，等计算完成，第二寄存器的指示信号值变为1，软件读到第二寄存器的值为1时，把第三寄存器中保存的值拿去做运算。
[0022]所述第三寄存器是软件可读的，第三寄存器是用于保存N个低频率低精度低功耗的数字时钟周期所对应的高频率高精度高功耗的数字时钟周期数的寄存器。第三寄存器中保存的值是动态更新的，蓝牙设备每进入一次激活状态便更新一次，更新方式包括：本次激活状态下计算得出的N个低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数与第三寄存器之前保存的N个低频率低精度低功耗的数字时钟周期对应
的高频率高精度高功耗的数字时钟周期数进行求和，取平均值，并将此平均值作为新的全局变量保存在第三寄存器中。
[0023]所述运行模式选择寄存器是软件可读可写的，运行模式选择寄存器包括手动模式寄存器和自动模式寄存器，主要用于控制该模块的运行模式，选择自动触发模式还是手动触发模式。
[0024]在本实施例中，计算周期数的计数器主要是用来将低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数计算出来，并将计算出来的数字时钟周期数保存到第三寄存器中。所述计数器对应附图1中的计算模块，因此在本实施例中出现的“计算模块”可等同于计数器。
[0025]本实施例中，所述数字时钟同步器用于将低频率低精度低功耗的数字时钟和高频率高精度高功耗的数字时钟进行同步，将两个时钟域之间的信号进行同步以减少亚稳态的发生。
[0026]示例性的，本实施例提供一种具体的蓝牙时钟的数字电路结构，如图1所示为本技术方法所涉及到的一种数字电路结构示意图。该蓝牙时钟的数字电路结构中包括输入引脚wakeup、输入引脚ref_clk、输入引脚rc_clk、输入引脚clknb、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种蓝牙时钟电路结构，其特征在于，包括：控制整个数字电路模块的寄存器、计算周期数的计数器以及数字时钟同步器，所述寄存器为计算模块提供控制接口以及软件接口；计算周期数的计数器用于计算低频率低精度低功耗的数字时钟周期对应的高频率高精度高功耗的数字时钟周期数，并将计算出来的数字时钟周期数保存到寄存器中；所述数字时钟同步器用于将低频率低精度低功耗的数字时钟和高频率高精度高功耗的数字时钟进行同步。2.根据权利要求1所述的一种蓝牙时钟电路结构，其特征在于，所述寄存器包括第一寄存器、第二寄存器、第三寄存器和运行模式选择寄存器，所述第一寄存器是软件可读可写的，第一寄存器用于保存低频率低精度低功耗的数字时钟周期N的寄存器；所述第二寄存器是软件可读的，第二寄存器中保...

【专利技术属性】
技术研发人员：蔡羽恒，魏鹏，常学贵，车小林，张俊峰，
申请(专利权)人：思澈科技上海有限公司，
类型：新型
国别省市：