电源保护电路及天线设备制造技术

本申请公开了一种电源保护电路及天线设备。该电源保护电路包括第一晶体管、第一电阻、第二电阻、第三电阻、PMOS管和电容；第一晶体管的第二引脚与第一电阻的第一端相连接；第二电阻的第一端与第一电阻的第二端相连接；第二电阻的第二端以及第三电阻的第一端分别与第一晶体管的第一引脚相连接；第三电阻的第二端接地；PMOS管的源极与第一电阻的第二端相连接；PMOS管的栅极与第一晶体管的集电极相连接；PMOS管的漏极与电容的第一端相连接；电容的第二端接地。本申请提供的电源保护电路，结构简单、成本低，能够在负载短路时快速有效地保护供电电源，为供电电源提供过流保护，能够很好地满足实际应用的需要。地满足实际应用的需要。地满足实际应用的需要。

【技术实现步骤摘要】
电源保护电路及天线设备


[0001]本申请涉及电路
，具体涉及一种电源保护电路及天线设备。

技术介绍

[0002]在电路
，负载短路会导致供电电源损坏，甚至引起火灾或爆炸等事故。如何实现一种结构简单、能够在负载短路时快速有效地保护供电电源从而避免负载短路损坏供电电源的保护电路，是本领域技术人员一直致力于解决的技术问题。

技术实现思路

[0003]本申请的目的是提供一种电源保护电路及天线设备。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0004]根据本申请实施例的一个方面，提供一种电源保护电路，包括第一晶体管、第一电阻、第二电阻、第三电阻、PMOS管和电容；所述第一晶体管的第二引脚与所述第一电阻的第一端相连接；所述第二电阻的第一端与所述第一电阻的第二端相连接；所述第二电阻的第二端以及所述第三电阻的第一端分别与所述第一晶体管的第一引脚相连接；所述第三电阻的第二端接地；所述PMOS管的源极与所述第一电阻的第二端相连接；所述PMOS管的栅极与所述第一晶体管的集电极相连接；所述PMOS管的漏极与所述电容的第一端相连接；所述电容的第二端接地。
[0005]在本申请的一些实施例中，所述电源保护电路还包括双向保护二极管，所述双向保护二极管的第一端与所述PMOS管的漏极相连接，所述双向保护二极管的第二端接地。
>[0006]在本申请的一些实施例中，所述电源保护电路还包括处理器、第二晶体管、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻；所述第四电阻的第一端连接所述PMOS管的栅极；所述第二晶体管的第三引脚连接所述第四电阻的第二端；所述第二晶体管的第二引脚接地；所述第五电阻的第一端连接所述第二晶体管的第一引脚；所述第五电阻的第二端分别与所述处理器以及所述第六电阻的第一端相连接；所述第六电阻的第二端接地；所述第七电阻的第一端连接所述PMOS管的漏极；所述第七电阻的第二端分别与所述第八电阻的第一端以及所述处理器相连接；所述第八电阻的第二端接地。
[0007]在本申请的一些实施例中，所述第一晶体管为PMOS管或PNP型三极管；所述第一晶体管的第一引脚为所述PMOS管的栅极或所述PNP型三极管的基极，所述第一晶体管的第二引脚为所述PMOS管的源极或所述PNP型三极管的发射极，所述第一晶体管的第三引脚为所述PMOS管的漏极或所述PNP型三极管的集电极。
[0008]在本申请的一些实施例中，所述第二晶体管为NMOS管或NPN型三极管；所述第二晶体管的第一引脚为所述NMOS管的栅极或所述NPN型三极管的基极，所述第二晶体管的第二引脚为所述NMOS管的源极或所述NPN型三极管的发射极，所述第二晶体管的第三引脚为所
述NMOS管的漏极或所述NPN型三极管的集电极。
[0009]在本申请的一些实施例中，所述处理器为单片机或ARM芯片。
[0010]在本申请的一些实施例中，所述第一电阻为2.7Ω，所述第二电阻为1000Ω，所述第三电阻为10000Ω，所述电容为0.1μF，所述电源为5V。
[0011]根据本申请实施例的另一个方面，提供一种天线设备，包括天线以及上述任一项的电源保护电路，所述天线与所述PMOS管的漏极相连接。
[0012]本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：本申请实施例提供的电源保护电路，结构简单、成本低，能够在负载短路时快速有效地保护供电电源，为供电电源提供过流保护，能够很好地满足实际应用的需要。
[0013]本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
[0014]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1示出了本申请的实施例一的电路图；图2示出了本申请的实施例二的电路图；图3示出了本申请的实施例三的电路图；图4示出了本申请的实施例四的电路图。
具体实施方式
[0016]为了使本申请的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本申请做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0017]本
技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
[0018]实施例一如图1所示，本实施例提供了一种电源保护电路，包括P沟道MOS管Q13、PNP型三极管Q15、电容C207、电阻R320、电阻R321和电阻R322。
[0019]Q13是P沟道MOS管，其引脚1为栅极G，引脚2为源极S，引脚3为漏极D，其源极S接输入端，漏极D接输出端。当栅极G与源极S之间的电压V
GS
小于阈值时，漏极D与源极S就导通。
[0020]Q15是PNP型三级管，其引脚1为基极B，引脚2为发射极E，引脚3为集电极C。当基极与发射极之间电压V
BE
为负，且基极与集电极之间电压V
BC
为正时，PNP型三级管Q15即可导通。
[0021]电阻R322的第一端以及Q15的引脚2相连接，Q15的引脚2与电源V相连接；R320的第一端与R322的第二端相连接，R320的第二端与Q15的引脚1相连接；R321的第一端连接R320的第二端，R321的第二端接地；Q13的引脚2与R322的第二端相连接；Q13的引脚1以及R323的第一端分别与Q15的引脚3相连接；C207的第一端连接Q13的引脚3，C207的第二端接地。Q13的引脚3与负载连接端ANT_T相连接。负载连接端ANT_T用于连接负载。负载例如可以是天线等。
[0022]当负载发生短路时，通过R322的电流会瞬时剧增，R322上的电压瞬时剧增，Q13的源极与漏极之间的电压会瞬间降低到小于导通电压，则Q13的源极与漏极不再导通，从而避免了电源V因为负载短路而损坏。
[0023]本实施例提供的电源保护电路，结构简单、成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源保护电路，其特征在于，包括第一晶体管、第一电阻、第二电阻、第三电阻、PMOS管和电容；所述第一晶体管的第二引脚与所述第一电阻的第一端相连接；所述第二电阻的第一端与所述第一电阻的第二端相连接；所述第二电阻的第二端以及所述第三电阻的第一端分别与所述第一晶体管的第一引脚相连接；所述第三电阻的第二端接地；所述PMOS管的源极与所述第一电阻的第二端相连接；所述PMOS管的栅极与所述第一晶体管的集电极相连接；所述PMOS管的漏极与所述电容的第一端相连接；所述电容的第二端接地。2.根据权利要求1所述的电源保护电路，其特征在于，所述电源保护电路还包括双向保护二极管，所述双向保护二极管的第一端与所述PMOS管的漏极相连接，所述双向保护二极管的第二端接地。3.根据权利要求1所述的电源保护电路，其特征在于，所述电源保护电路还包括处理器、第二晶体管、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻；所述第四电阻的第一端连接所述PMOS管的栅极；所述第二晶体管的第三引脚连接所述第四电阻的第二端；所述第二晶体管的第二引脚接地；所述第五电阻的第一端连接所述第二晶体管的第一引脚；所述第五电阻的第二端分别与所述处理器以及所述第六电阻的第一端相连接；所述第六电阻的第二端接地；所述第七电阻的第一端连接所述PMOS管的漏极；所述第七电阻的第二端分别与所述第八电阻的第一端以及所述处理器...

【专利技术属性】
技术研发人员：来杰，高佳，黄晓峰，宋磊，贾惠柱，
申请(专利权)人：杭州博雅鸿图视频技术有限公司，
类型：发明
国别省市：