一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法技术

本发明专利技术公开了一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法，该晶体管包括P+GaAsSb源区、i

【技术实现步骤摘要】
一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法


[0001]本专利技术属于微电子器件
，具体涉及到一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法。

技术介绍

[0002]在集成电路领域，随着器件特征尺寸的减小，集成度的提高，器件亚阈值电压的降低与静态功耗的提升成为难以调和的矛盾。同时，量子隧穿效应导致的栅极漏电和沟道漏电，沟道变短而加剧的热载流子效应、负偏压温度不稳定性、漏致势垒降低以及沟道载流子分布量子涨落等，严重影响器件性能。传统金属氧化物半导体场效应晶体管(MOSFET)导通是建立在电子热激发输运机制之上，亚阈值摆幅(SS)难以突破60mv/dec的物理限制。随着器件尺寸的减小与电源电压的降低，为了保证有足够的输出电流，迫使传统MOSFET阈值电压不断降低，而过低的阈值电压将导致器件的关态泄漏电流激增，静态功耗急剧增加。为了提高开态电流同时抑制关态漏电，需要突破亚阈值摆幅60mv/dec的物理限制。不同于传统MOSFET，隧穿场效应晶体管(TFET)的主要输运机制基于带间隧穿(BTBT)的物理机制，从而能够在室温下获得低于60mV/dec的亚阈值摆幅。这使得TFET能够在更低的开启电压下，获得更高的开态电流，且不易受到短沟道效应所带来的负面影响。
[0003]然而，当前对TFET的研究表明，大多数的TFET开态电流只能达到微安甚至亚微安量级，为提高隧穿场效应晶体管的开态电流，人们提出多种改进的器件结构与材料，如L型沟道隧穿场效应晶体管(LTFET)，U型沟道隧穿场效应晶体管(UTFET)，T型沟道隧穿场效应晶体管(TGTFET)，异质结隧穿场效应晶体管(HTFET)等。隧穿场效应晶体管的开态电流主要依赖于垂直于沟道的电子带带隧穿效率，在上述器件结构中，TGTFET由于采用了增加有效隧穿结面积的线型隧穿结结构、提高隧穿率的辅助隧穿势垒区、增强电场的顶部栅极覆盖以及进一步增加有效隧穿结面积的双源极设计，从而获得了较为良好的性能。但是受限于硅材料本身性质以及仍有改进空间的器件结构，其开态电流距离实际应用的最低标准百微安量级仍有一定的差距。

技术实现思路

[0004]本专利技术的目的是提供一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法，可以进一步降低亚阈值摆幅SS、工作电压和关态电流，大幅度提高隧穿效率和开态电流，进而提高器件的开关性能。
[0005]为达上述目的，本专利技术提供了一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管，包括P+GaAsSb源区、i
‑
InGaAs第一抑制层、i
‑
InGaAs第二抑制层、n+InGaAs第一漏区、n+InGaAs第二漏区、i
‑
InGaAs隧穿层、栅极介质层和凹型栅极；
[0006]凹型栅极的外侧依次设置有凹型的栅极介质层和凹型的i
‑
InGaAs隧穿层，i
‑
InGaAs隧穿层的凹口侧两边分别设置有n+InGaAs第一漏区和n+InGaAs第二漏区，i
‑
InGaAs
隧穿层的外侧设置有i
‑
InGaAs第一抑制层和i
‑
InGaAs第二抑制层，i
‑
InGaAs第一抑制层与n+InGaAs第一漏区连接，i
‑
InGaAs第二抑制层和n+InGaAs第二漏区连接，n+InGaAs第一漏区、n+InGaAs第二漏区、i
‑
InGaAs隧穿层、栅极介质层和凹型栅极的一端面齐平，i
‑
InGaAs隧穿层的非凹口侧嵌入P+GaAsSb源区，i
‑
InGaAs第一抑制层和i
‑
InGaAs第二抑制层均与P+GaAsSb源区连接；
[0007]P+GaAsSb源区远离i
‑
InGaAs隧穿层的一侧设置有源极，n+InGaAs第一漏区设置有第一漏极，n+InGaAs第二漏区上设置有第二漏极。
[0008]采用上述方案的有益效果是：通过引入InGaAs/GaAsSb的准断带异质结、引入i
‑
InGaAs辅助隧穿势垒层(隧穿层)、凹型栅极结构、高k栅极介质(栅极介质层)以及i
‑
InGaAs关态隧穿抑制层(抑制层)，从而改善隧穿率、增大有效隧穿面积、增强栅极控制能力并有效抑制关态隧穿结开启，最终实现提高TFET的开态电流、降低SS、降低工作电压以及抑制关态漏电；其中i
‑
InGaAs隧穿层与p+GaAsSb源区能够形成准断带的线隧穿结，准断带的能带结构能够有效增大隧穿效率，且不同于传统的点隧穿，线隧穿具有隧穿率高且均匀的优势，而i型的InGaAs隧穿层还能够最大程度的避免小尺寸工艺掺杂波动对器件所带来的影响；凹型栅极结构能够进一步大幅度增加线隧穿结的有效隧穿结面积；i
‑
InGaAs抑制层能够有效降低关态漏电，同时在开态条件下，i
‑
InGaAs抑制层与p+GaAsSb源区界面能够形成线隧穿结，且靠近栅极一侧能够形成点隧穿结，进一步增大开态电流；高k栅极介质能够有效增加栅控能力，提高隧穿结对栅极电压的敏感度。
[0009]进一步地，P+GaAsSb源区上方包裹有i
‑
InGaAs隧穿层，包裹的高度为36
‑
44nm。
[0010]进一步地，P+GaAsSb源区为p型掺杂，掺杂厚度为10
19
/cm3。
[0011]进一步地，i
‑
InGaAs第一抑制层与i
‑
InGaAs第二抑制层的厚度均为38
‑
42nm。
[0012]进一步地，n+InGaAs第一漏区和n+InGaAs第二漏区的厚度均为18
‑
22nm，n+InGaAs第一漏区和n+InGaAs第二漏区的均为n型掺杂，掺杂浓度为5
×
10
18
/cm3。
[0013]进一步地，i
‑
InGaAs隧穿层的厚度为4
‑
6nm。
[0014]进一步地，栅极介质层的材质为HfO2、TiO2和Al2O3中的一种或多种，栅极介质层的厚度为1.8
‑
2.2nm。
[0015]一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管的制备方法，包括以下步骤：
[0016](1)利用气相外延工艺在p型掺杂的：P+GaAsSb源区衬底上生长一层i
‑
InGaAs第一抑制层和i
‑
InGaAs第二抑制层；
[0017](2)利用气相外延工艺分别在i
‑
InGaAs第一抑制层和i
‑
InGaAs第二抑制层上生长一层n+InGaAs第一漏区和n+InGaAs第二漏区；
[0018本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管，其特征在于，包括P+GaAsSb源区(1)、i
‑
InGaAs第一抑制层(2)、i
‑
InGaAs第二抑制层(3)、n+InGaAs第一漏区(4)、n+InGaAs第二漏区(5)、i
‑
InGaAs隧穿层(6)、栅极介质层(7)和凹型栅极(8)；所述凹型栅极(8)的外侧依次设置有凹型的栅极介质层(7)和凹型的i
‑
InGaAs隧穿层(6)，所述i
‑
InGaAs隧穿层(6)的凹口侧两边分别设置有n+InGaAs第一漏区(4)和n+InGaAs第二漏区(5)，所述i
‑
InGaAs隧穿层(6)的外侧设置有i
‑
InGaAs第一抑制层(2)和i
‑
InGaAs第二抑制层(3)，所述i
‑
InGaAs第一抑制层(2)与n+InGaAs第一漏区(4)连接，所述i
‑
InGaAs第二抑制层(3)和n+InGaAs第二漏区(5)连接，所述n+InGaAs第一漏区(4)、n+InGaAs第二漏区(5)、i
‑
InGaAs隧穿层(6)、栅极介质层(7)和凹型栅极(8)的一端面齐平，所述i
‑
InGaAs隧穿层(6)的非凹口侧嵌入P+GaAsSb源区(1)，所述i
‑
InGaAs第一抑制层(2)和i
‑
InGaAs第二抑制层(3)均与P+GaAsSb源区(1)连接；所述P+GaAsSb源区(1)远离i
‑
InGaAs隧穿层(6)的一侧设置有源极，所述n+InGaAs第一漏区(4)设置有第一漏极，所述n+InGaAs第二漏区(5)上设置有第二漏极。2.如权利要求1所述的基于准断带异质结的高性能凹栅型隧穿场效应晶体管，其特征在于，所述P+GaAsSb源区(1)上方包裹有i
‑
InGaAs隧穿层(6)，包裹的高度为36
‑
44nm。3.如权利要求1所述的基于准断带异质结的高性能凹栅型隧穿场效应晶体管，其特征在于，所述P+GaAsSb源区(1)为p型掺杂，掺杂厚度为10
19
/cm3。4.如权利要求1所...

【专利技术属性】
技术研发人员：陈树鹏，刘红侠，王树龙，张浩，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：