一种计算装置制造方法及图纸

本发明专利技术实施例提供了一种计算装置，包括：第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；所述第一板卡与所述第二板卡连接；这样，本发明专利技术实施例能在保持小体积的情况下具备高性能，通过紧凑的布局和双板的结构设计，实现了放置更多芯片的功能。实现了放置更多芯片的功能。实现了放置更多芯片的功能。

【技术实现步骤摘要】
一种计算装置


[0001]本专利技术涉及一种计算装置，尤其涉及一种计算装置。

技术介绍

[0002]计算装置的架构有很多种，例如以CPU为核心的，以ARM为核心的、以GPU 为核心的、以FPGA为核心的，不同的应用场合有各自的优势和限制。
[0003]对于通信和雷达应用场合，信号频率高、实时性要求强，因此需要具有并行计算能力的FPGA，以及外围的高带宽数据接口。但高计算能力的FPGA意味着需要更大尺寸的芯片，以容纳更多的计算单元，这也会带来更大的功耗。同时高带宽意味着更多的信号连接，这会导致走线尺寸变大，挤占芯片的放置空间，降低装置的性能密度。

技术实现思路

[0004]为解决以上技术问题，本专利技术实施例提供一种计算装置，用于解决计算装置的小型化和实现高性能密度的问题。
[0005]为达上述目的，本专利技术实施例的技术方案是这样实现的：
[0006]本专利技术实施例提供一种计算装置，包括：
[0007]第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；
[0008]第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；
[0009]所述第一板卡与所述第二板卡连接。
[0010]在本专利技术实施例中，所述第一板卡和所述第二板卡之间通过柔性板连接。
[0011]在本专利技术实施例中，所述第一板卡上设置第一电源模块，所述第一电源模块与所述第二芯片围绕所述第一芯片设置；
[0012]所述第二板卡上设置第二电源模块，所述第二电源模块与所述第四芯片围绕所述第三芯片设置。
[0013]在本专利技术实施例中，所述第一板卡上和所述第二板卡上均设置高速信号区域，其中，
[0014]所述第一板卡上的第一电源模块区域与所述第一板卡上的高速信号区域相互分开设置；
[0015]所述第二板卡上的第二电源模块区域与所述第二板卡上的高速信号区域相互分开设置。
[0016]在本专利技术实施例中，所述第一板卡上的高速信号区域设置在所述第一电源模块区域与所述第一芯片之间；
[0017]所述第二板卡上的第二电源模块区域设置在所述第二电源模块区域与所述第二芯片之间。
[0018]在本专利技术实施例中，所述第一板卡和所述第二板卡均为叠层结构，所述第一板卡上和所述第二板卡上均设置电源层。
[0019]在本专利技术实施例中，所述第一电源模块的电源拓扑或所述第二电源模块均设置相互串联的转换器模块和稳压模块。
[0020]在本专利技术实施例中，所述转换器模块的VDD端口和/或所述稳压模块的VDD 端口均通过电容组接地，其中，所述电容组包括并联设置第一电容和第二电容，其中，所述第一电容的容值大于所述第二电容的容值。
[0021]本专利技术实施例提供了一种计算装置，包括：第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；所述第一板卡与所述第二板卡连接；这样，本专利技术实施例能在保持小体积的情况下具备高性能，通过紧凑的布局和双板的结构设计，实现了放置更多芯片的功能。
附图说明
[0022]图1为本专利技术实施例提供的一种计算装置的结构示意图；
[0023]图2为本专利技术实施例提供的第一电源模块或第二电源模块的叠层设计图；
[0024]图3为本专利技术实施例提供的第一电源模块或第二电源模块的电源拓扑图；
[0025]图4为本专利技术实施例提供的第一电源模块或第二电源模块的去耦方案图。
具体实施方式
[0026]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。
[0027]目前，现有技术中常规FPGA芯片加AD/DA芯片的方案是基于VPX、CPCI 等机箱架构进行设计，而使用此类产品的场合往往是通信和雷达场合，对于地面应用场景，体积不是关键影响因素。但是对于便携式设备、机载场合，体积将会受限，传统VPX和CPCI的体积将不再可接受；同时由于装置的体积较大，进而使得计算装置重量较重，对于便携式和机载等对重量要求严格的场合，劣势显著。而为了减小尺寸采用小尺寸架构设计则会使的芯片的数量减少，从而使得整个计算装置的性能密度降低，无法满足高性能所需的计算资源、高带宽、高速度等要求。
[0028]对于带有FPGA芯片加AD/DA芯片的计算装置来说，计算资源、带宽、通道数、工作频率都是高性能的体现。直观来讲，就是芯片越多、速度越高，性能越好。为了实现高性能，本专利技术采用了合理的布局、优化的电源网络设计、优化的信号网络设计等方法实现。
[0029]本专利技术实施例提供了一种计算装置，如图1所示，包括第一板卡3和第二板卡 6，所述第一板卡3和所述第二板卡6之间通过柔性板7连接，所述第一板卡3和所述第二板卡6采用背靠背的安装方式。具体地，所述第一板卡3上和所述第二板卡 6的散热面朝向两侧，这种散热方式芯片发热面和壳体表面的接触面积最大，路径最小，根据传热公式，热传递的效率最高。其中，所述第一板卡3和所述第二卡板可以相同，也可以不同，所述第一板卡3和所述第二卡板可以为电路板。
[0030]具体地，所述第一板卡3上设置第一芯片1、第二芯片2和第一电源模块8，其中，所述第一芯片1设置在所述第一板卡3的中心位置，所述第一芯片1包括但不限于是FPGA芯片，所述第二芯片2有多个，具体地，所述第二芯片2包括但不限于数模转换芯片和数字信号处理模块，更具体地，所述第二芯片2包括DA芯片1 (数模转换芯片)、DA芯片2(数模转换芯片)和DSP芯片(数字信号处理模块)，所述DA芯片1和所述DA芯片2设置在所述第一芯片1的上方，所述DSP芯片靠近所述柔性板7设置在所述第一芯片1的右上方，所述第一电源模块8设置在所述第一芯片1的左侧，所述第一板卡3的左侧通过所述柔性板7与所述第二板卡6连接。
[0031]所述第二板卡6的右侧连接所述柔性板7，所述第二板卡6上设置第三芯片4、第四芯片5和第二电源模块9，所述第三芯片4设置在所述第二板卡6的中心处，所述第三芯片4包括但不限于是FPGA芯片，所述第四芯片5有两个以上，具体地，所述第四芯片5包括但不限于模数转换芯片，更具体地，所述第四芯片5包括AD芯片1(模数转换芯片)、AD芯片2(模数转换芯片)、AD芯片3(模数转换芯片)、 AD芯片4(模数转换芯片)、AD芯片5(模数转换芯片)、AD芯片6(模数转换芯片)、AD芯片7(模数转换芯片)和AD芯片8(模数转换芯片)，其中，AD 芯片1、AD芯片2、AD芯片3和AD芯片4设置在所述第三芯片4的上方，AD 芯片5、AD芯片6、AD芯片7和AD芯片8设置在所述第三芯片4的下方，所述第二电源模块9与若干个所述第四芯片5围绕设置在所述第三芯片4的周围，具体地，所述第二电源模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种计算装置，其特征在于，包括：第一芯片(1)，和围绕设置在所述第一芯片(1)周围的若干个第二芯片(2)，其中，所述第一芯片(1)和所述第二芯片(2)均设置在所述第一板卡(3)上；第三芯片(4)，和围绕设置在所述第三芯片(4)周围的若干个第四芯片(5)，其中，所述第三芯片(4)和所述第四芯片(5)均设置在所述第一板卡(3)上；所述第一板卡(3)与所述第二板卡(6)连接。2.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)和所述第二板卡(6)之间通过柔性板(7)连接。3.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)上设置第一电源模块(8)，所述第一电源模块(8)与所述第二芯片(2)围绕所述第一芯片(1)设置；所述第二板卡(6)上设置第二电源模块(9)，所述第二电源模块(9)与所述第四芯片(5)围绕所述第三芯片(4)设置。4.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)上和所述第二板卡(6)上均设置高速信号区域(10)，其中，所述第一板卡(3)上的第一电源模块(8)区域与所...

【专利技术属性】
技术研发人员：曾耿华，王渊，邹小波，
申请(专利权)人：成都中微达信科技有限公司，
类型：发明
国别省市：